搜索资源列表
EDAchuzuchejijia
- 在本示例程序中，用VHDL语言实现了出租车的记价功能，在Maxplus2环境下编写，可通过cpld下载板来验证程序。在压缩包中附有示例的目的，方法和仿真时序图，是学习VHDL好例子。-in this sample program, using VHDL of the entry price of a taxi function, in preparation FLEX10K environment, through cpld downl
vhdl
- VHDL是Very High Speed Integrated Circuit Hardware Descr iption Language的缩写， 意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计，它有独特的作用。它的硬件描述能力强，能轻易的描述出硬件的结构和功能。这种语言的应用至少意味着两种重大的改变：电路的设计竟然可以通过文字描述的方式完成；电子电路可以当作文件一样来存储。随着现代技术的发展，这种语言的效益与作用日
elvator_control_base_on_fpga
- 这是一个使用VHDL语言设计的电梯控制程序，里面还有仿真时序图。
three
- 三层电梯控制器源码及报告和仿真时序图 可以作为课程设计或者毕业设计的参考 绝对管用
EDAchuzuchejijia
- 在本示例程序中，用VHDL语言实现了出租车的记价功能，在Maxplus2环境下编写，可通过cpld下载板来验证程序。在压缩包中附有示例的目的，方法和仿真时序图，是学习VHDL好例子。-in this sample program, using VHDL of the entry price of a taxi function, in preparation FLEX10K environment, through cpld downl
vhdl
- VHDL是Very High Speed Integrated Circuit Hardware Descr iption Language的缩写， 意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计，它有独特的作用。它的硬件描述能力强，能轻易的描述出硬件的结构和功能。这种语言的应用至少意味着两种重大的改变：电路的设计竟然可以通过文字描述的方式完成；电子电路可以当作文件一样来存储。随着现代技术的发展，这种语言的效益与作用日
elvator_control_base_on_fpga
- 这是一个使用VHDL语言设计的电梯控制程序，里面还有仿真时序图。-This is a design using the VHDL language elevator control procedures, along with simulation timing diagram.
DS18B20
- 程序由C语言编写，时序完全达到要求，含有proteus仿真图。硬件上已经测试通过！-Procedures by the C language, timing fully meet the requirement, contained Proteus simulation of Fig. Hardware has been tested!
three
- 三层电梯控制器源码及报告和仿真时序图 可以作为课程设计或者毕业设计的参考 绝对管用-Three elevator controller source and reporting and simulation timing diagram can be used as curriculum design or graduate design reference absolute effective
deCPLDVHDLshijong
- 基于CPLD的VHDL语言数字钟（含秒表）设计 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 -CPLD
shuzi4
- 四位数字乘法器，在quartus8.0下仿真时序图 -mult4
digitalclock
- Verilog数字时钟 实现24小时的监控，用七段码显示出来，包含时序图等 在ISE下仿真-digital clock Verilog
51CORE
- vhdl 51软核源代码 est.hex仿真时序图 仿真脚本（仅限在Modelsim中使用）-VHDL
FPGA_PS2jianpan
- 采用ＦＰＧＡ进行的鼠标键盘扫描代码。内附有源代码和仿真时序图。-FPGA for the mouse using the keyboard scan code. Containing source code and simulation timing diagram.
2011_11_21_EEPROM_WR
- EEPROM读写控制器，源代码，仿真时序图，以及仿真结果-EEPROM read and write controller , source code, simulation timing diagram and simulation results
div16_dff
- 该项目用D触发器设计了一个基于VHDL的16分频的分频器，其中包括仿真时序图。-Of the project design with D flip-flop frequency divider 16 points based on VHDL, including simulation timing diagram.
m_MSRG
- 该工程设计了一个扩频系统，采用原理图设计法，电路结构是MSRG，已通过仿真，并给出仿真时序图。-The engineering design of a spread spectrum system, the use of schematic design method, the circuit structure is MSRG has passed through the simulation, and simulation timi
Tthrreeeh
- 三层电梯控制器源码及报告与仿真时序图能作为课程设计或或者毕业设计的参考 绝对管用 可直接使用。 已通过测试。 -The source code and reports of three-tier elevator controller and simulation timing diagram as curriculum design or graduate design reference works absolutely can
or3
- or3,实现3输入，或操作；模块输入，仿真时序图、功能图。-The simulation example or3
时序逻辑电路.tar
- EDA技术的时序逻辑电路源代码，编程资料和仿真结果图(Time series logic circuit source code, programming data and simulation result diagram of EDA Technology)