搜索资源列表
44B0_bios_keil
- 说明：S3C44B0 BIOS的keil CARM版 源代码来自互连网，由本人进行了一些修改，使其在keil UV3 2.5A上编译通过。 主要修改的地方在启动文件，FLASH的烧录部分，另外在控制台中增加了几个命令。 硬件平台为： CPU：S3C44B0；SDRAM：HY57V641620；FLASH：29LV160DB；网卡芯片：RTL8019AS。 本软件仅供学习交流使用，不得用于其它用途，否则后果自负。
44b0X_Board_schematic_and_program
- 44b0X开发板 CPU:S3C44B0X FLASH:HY29LV160BT 2M SDRAM:HY57V641620 8M 2 COM USB1.1 PDIUSBD12 NET RTL8019AS JTAG 14PIN LCD 接口 4 KEY-44b0X development board CPU : S3C44B0X FLASH : HY29LV160BT 2M SDRAM : HY57V64
独孤求索 ARM板 全部图纸代码
- CPU:S3C44B0X FLASH:HY29LV160BT 2M SDRAM:HY57V641620 8M 2 COM USB1.1 PDIUSBD12 NET RTL8019AS JTAG 14PIN LCD 接口 4 KEY 3 LED 峰鸣器 时钟电池-CPU : S3C44B0X FLASH : 2M SDRAM HY29LV160BT : HY57V641620 8M two COM USB 1.1 PDIUSBD12 NE
独孤求索 ARM板 全部图纸代码
- CPU:S3C44B0X FLASH:HY29LV160BT 2M SDRAM:HY57V641620 8M 2 COM USB1.1 PDIUSBD12 NET RTL8019AS JTAG 14PIN LCD 接口 4 KEY 3 LED 峰鸣器 时钟电池-CPU : S3C44B0X FLASH : 2M SDRAM HY29LV160BT : HY57V641620 8M two COM USB 1.1 PDIUSBD12 NE
jtag_cpld_vhdl
- JTAG CPLD实现源代码，比用简单并口调试器快5倍以上。 以前总觉得简单的并口jtag板速度太慢，特别是调试bootloader的时候，简直难以忍受。最近没什么事情，于是补习了几天vhdl，用cpld实现了一个快速的jtag转换板。cpld用epm7128stc100-15，晶振20兆，tck频率5兆。用sjf2410作测试，以前写50k的文件用时5分钟，现在则是50秒左右。tck的频率还可以加倍，但是不太稳定，而且速度的瓶颈已
44b0X_Board_schematic_and_program
- 44b0X开发板 CPU:S3C44B0X FLASH:HY29LV160BT 2M SDRAM:HY57V641620 8M 2 COM USB1.1 PDIUSBD12 NET RTL8019AS JTAG 14PIN LCD 接口 4 KEY-44b0X development board CPU : S3C44B0X FLASH : HY29LV160BT 2M SDRAM : HY57V64
SDR_4Mx16_HY57V641620HG_verilogl
- Hynix公司8M byte sdr sdram的verilog语言仿真实现。-Hynix company 8M byte sdr sdram realize the Verilog simulation language.
wma_decoder
- wma的解码器，完完全全的vc6.0的编译环境，是借助本站的wma unix系统下的一套代码和h264的vc6.0环境，自己读ffmpeg代码，写出来的wma的解码器。-wma decoder, completely vc6.0 the compiler environment, by drawing on the site of the wma unix systems a set of code and h264 the vc6.0
SDRAM-HY57V641620
- SDRAM-HY57V641620中文资料-SDRAM-HY57V641620