搜索资源列表

  1. EP1C12Q240C8

    0下载:
  2. FPGA芯片EP1C12Q240C8的完整PDF资料
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:528197
    • 提供者:allan
  1. FPGAImplementationof16QAMDemodulator

    0下载:
  2. 描述了一个用于微波传输设备的16QAM接收机解调芯片的FPGA实现,芯片集成了定时恢复、载波恢复和自适应盲判决反馈均衡器(DFE),采用恒模算法(CMA)作为均衡算法。芯片支持高达25M波特的符号速率,在一片EP1C12Q240C8(ALTERA)上实现,即将用于量产的微波传输设备中。
  3. 所属分类:通讯编程

    • 发布日期:2008-10-13
    • 文件大小:281802
    • 提供者:萝卜
  1. EP1C12Q240C8

    0下载:
  2. FPGA芯片EP1C12Q240C8的完整PDF资料-FPGA chip EP1C12Q240C8 a complete PDF information
  3. 所属分类:其他小程序

    • 发布日期:2024-06-09
    • 文件大小:528384
    • 提供者:allan
  1. FPGAImplementationof16QAMDemodulator

    0下载:
  2. 描述了一个用于微波传输设备的16QAM接收机解调芯片的FPGA实现,芯片集成了定时恢复、载波恢复和自适应盲判决反馈均衡器(DFE),采用恒模算法(CMA)作为均衡算法。芯片支持高达25M波特的符号速率,在一片EP1C12Q240C8(ALTERA)上实现,即将用于量产的微波传输设备中。 -Describes a microwave transmission equipment for 16QAM receiver demodulat
  3. 所属分类:编程文档

    • 发布日期:2024-06-09
    • 文件大小:281600
    • 提供者:萝卜
  1. async_uart

    0下载:
  2. 用verilog写的串口接收发送通信程序,已经在cyclone EP1C12Q240C8调试通过-Serial receiver with verilog send written communication procedures, has been adopted in the cyclone EP1C12Q240C8 debugging
  3. 所属分类:VHDL编程

    • 发布日期:2024-06-09
    • 文件大小:2375680
    • 提供者:莫少宁
  1. EP1C12Q240C8最小系统原理图

    2下载:
  2. EP1C12Q240C8最小系统原理图
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2013-03-05
    • 文件大小:86633
    • 提供者:zhengtaiyang
  1. SDRAM_Test5

    0下载:
  2. 基于EP1C12Q240C8的红色飓风二代FPGA开发板的SDRAM测试程序,含有写入和读出FIFO,串口UART,数据发生模块。-Based EP1C12Q240C8 a red hurricane II FPGA development board SDRAM test program, containing written and read FIFO, serial UART, data generation module.
  3. 所属分类:VHDL编程

    • 发布日期:2024-06-09
    • 文件大小:15497216
    • 提供者:linbaoluo
  1. DAC900

    0下载:
  2. 自己写的,FPGA为Cyclone ep1c12q240c8,dac芯片是DAC900。fpga内置ram存储波形数据,发送给dac900产生波形。用VerilogHDL编写。-Write your own, FPGA as Cyclone ep1c12q240c8, dac chip is DAC900. Built-ram fpga store waveform data, waveform generated is sent to
  3. 所属分类:VHDL编程

    • 发布日期:2024-06-09
    • 文件大小:27442176
    • 提供者:xiexin
  1. the-digital-clock

    0下载:
  2. 本设计选用 ALTERA 公司的 EP1C12Q240C8 芯片,利用 VHDL 语言采用自 顶向下的方法在 Quartus Ⅱ环境下完成了数字钟的设计,最后在实验箱上进行测 试。该数字钟包含的功能有计时、显示星期、校时校分、清零、整点报时、音乐 闹铃。-The design uses the silicon chip EP1C12Q240C8 produced by the company of ALTERA. And
  3. 所属分类:软件工程

    • 发布日期:2024-06-09
    • 文件大小:231424
    • 提供者:费孝海

源码中国 www.ymcn.org