搜索资源列表
fountaincode
- 数字喷泉码的编码matlab代码及编译码说明，编码代码附录在文后-code encoding and the encryption code Matlab note, coding code in the text after the Appendix
byvhdstopwatchl
- 1.高精度数字秒表（0.01秒的vhdl语言实现） 2.具有定时，暂停，按键随机存储，翻页回放功能； 3.对30M时钟分频产生显示扫描时钟 4.精度高达0.01s,并且可以通过改变主频来更改分频比和记数间隔，可控性高。 5.模块化设计，其中的许多函数可以成为vhdl语言的通用经典例子（包含分频电路设计，动态扫描时钟设计，译码电路设计，存储器设计，存储回放显示设计）-1. High-precision digital s
senser
- 凭借它在手机技术领域的地位、在射频半导体工艺方面的广泛知识，飞思卡尔提供了符合IEEE 802.15.4标准的MC13192射频数据调制解调器。这种功能丰富的双向2.4GHz收发器带有一个数据调制解调器，可在ZigBee™ 技术应用中使用。它还具有一个优化的数字核心，有助于降低MCU处理功率，缩短执行周期。4个定时比较器使用一个性能较低、价格低廉的MCU，从而能够降低成本。广泛的中断维修服务使软件开发更具灵活性。PF IC和M
ZZCPLD
- 本文详细介绍了制作电路板的方法及步骤. 实验板的功能 这个实验板可以做如下实验： 1．可以进行运算器（加、减、乘和除法）、比较器、译码器、编码器、选择器、分配器和一般组合电路的实验 2．可以进行触发器、寄存器、计数器和一般时序电路的实验 3．可以进行频率计电路、时钟电路、计时电路、交通灯等复杂数字系统的实验 4．加扩展板可以进行A/D、D/A、串行E2ROM和8031单片机等方面的实验 -This paper
crc16_MATLAB
- 16bit crc 编译码实例，matlab上运行。输入一行向量数字序列，获得其16bit的CRC校验码，并对其译码。-16bit crc encryption example, Matlab run. His input vector sequence number, access to its 16 bit CRC and its decoding.
8888888888888888888888gfh
- 本人把这次课程设计作为培养实践能力的初次练兵，以数字通信中的编码器、译码器及锁存器为核心设计了八路抢答器。-I regard this as a training curriculum design practical ability of the initial training, and digital communications to the encoder, Decoder and latches at the core de
sdgshjd
- 数字系统设计这是有关的相关源代码，有简易CPU 除法器、计数器等 ...[fpdiv_vhdl.rar] - 四位除法器的vhdl源程序 [vhdl范例.rar] - 最高优先级编码器8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使 BR> ... -Digital System Design This is the unde
Max7219
- MAX7219驱动LED特好使.MAX7219是微处理器和共阴极七段— — 八位LED显示、图条／柱图显示或64点阵显示接口的小型串行输入／输出芯片。片内包括BCD译码器、多路扫描控制器、．字和位驱动器和8X 8静态RAM。外部只需要一个电阻设置所有LED 显示器字段电流。MAX7219和微处理器只需三根导线连接，每位显示数字有一个地址由微处理器写入。允许使用者选择每位是BCD 译码或不译码。使用者还可选择停机模式、数字亮度控制、从1～
HDB3byVHDL
- 基于VHDL语言的HDB3码编译码器的设计 HDB3 码的全称是三阶高密度双极性码，它是数字基带传输中的一种重要码型，具有频谱中无直流分量、能量集中、提取位同步信息方便等优点。HDB3 码是在AMI码(极*替转换码)的基础上发展起来的，解决了AMI码在连0码过多时同步提取困难的问题
DigitalVoltmeter
- 本设计实际上是将被测模拟量转换为数字量，并进行实时数字显示，主要由以下几部分构成：量程转换电路、AC-DC转换电路、3位半A/D转换单元电路、基准电源单元电路、译码驱动单元以及数码管显示单元。其中A/D转换器选用三位半MC14433，基准电源选用MC1403，译码驱动器则MC14511，另加四个共阴极LED发光数码管。
shuma
- 7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计，输出信号LED7S的7位分别接如图6-1数码管的7个段，高位在左，低位在右。例如当LED7S输出为 \"1101
A_digita_clock_made_by_Microchip
- 本次设计中以单片机的发展过程和发展方向为背景，介绍了单片机的输入输出的工作原理和操作方法，中断的工作原理和操作方法。4511的工作原理和操作方法，LED的内部结构。电路设计及调试过程。 本次做的数字钟是以单片机（AT89C51）为核心，结合相关的元器件（共阴极LED数码显示器、BCD-锁存/7段译码/驱动器CC4511等），再配以相应的软件，达到制作简易数字钟的目的，其硬件部分难点在于元器件的选择、布局及焊接。
CLOCK1
- 单片机mCS51实现的数字时钟程序，采用的是软件译码动态显示。
viterbi-decode
- viterbi译码的C的实现,Viterbi算法是卷积码的主要译码方法，在数字通信中占据着核心地位。
HammingEncoder
- VHDL编写的汉明纠错码译码器,数字传输中汉明纠错码的译码所用
GSM-TCH-FS
- GSM TCH/FS 信道编码仿真 仿真通信系统包括内外编码器、交织重排器、加性/突发或混合干扰信道、去交织反重排器、内外译码器，模拟了信息从信源到信宿的全过程； 在高斯噪声、突发干扰或混合信道下测试每个步骤对误码率和系统性能的影响，通过数字及图形的比较，得出通信系统中各个模块的作用。
VHDL
- 用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
11
- 信道编码的实质是在信息码中增加一定数量的多余码元(称为监督码元)，使它们满足一定的约束关系，这样，由信息码元和监督码元共同组成一个由信道传输的码字。一旦传输过程中发生错误，则信息码元和监督码元间的约束关系被破坏。在接收端按照既定的规则校验这种约束关系，从而达到发现和纠正错误的目的。它在数字通信方面得到了广泛的应用。本文将简要介绍信道编码原理及其应用，并详细介绍本次设计所用到的（7，4）汉明码的编码译码原理、DPSK调制解调的原理并在MA
VHDL
- 数字系统设计中的全加器、10进制计数器、2-4译码器、摩尔状态机、2-1路选择器的源代码
smg
- 利用两个数码管，模拟对时钟信号分频后技术功能，理解数码管的动态显示 其中程序中有动态扫描进程；译码进程；数字技术进程三个进程，也可以实现分块实现