搜索资源列表
C51USB
- PHILIPS的D12芯片是一款具有并行总线和局部DMA传输能力的高速USB接口器件.D12芯片提供了3个端点,每个端点都有输入和输出端点号各一个,同时端点2还提供了4种方式的数据传输方法.本源码对D12的固件编程使用-PHILIPS The D12 is a chip with a parallel bus and the local DMA transfer capability, high-speed USB interface
APermanentmagnetsynchronousmotorvectorcontrolsyste
- ： 讨论了一种采用 D S P芯片T MS 3 2 0 L F 2 4 0 7实现无传感器永磁同步电机转子磁场定向矢量控制的方案， 介 绍了永磁同步电机的数学模型和矢量控制的基本原理， 给出了在无位置传感器的情况下电机转子位置信号的确定 方法， 采用i ， = 0的对凸极式转子磁路结构的无传感器永磁同步电动机的控制方法， 说明采用高速数字信号处理器 易于实现复杂的矢量控制算法， 可以有效地解决电机的强耦合特性．-： A
SPMC75_Flash_RW_Demo
- 以微处理器MPU为核心组成的通用微机系统；另一分支是发展面向对象的用于实时测控领域的微控制器 MCU，亦称单片微计算机（单片机）。随着超大规模高速集成电路的发展，现代电子技术的设计与应用进入了片上系统SOC（System On a Chip）阶段，从而使单片机的设计与应用技术发生了深刻的变化。SOC的设计要从整个系统的功能及性能出发，把微处理器（MPU）、芯片结构、数字/模拟等外围器件全部放置在一块芯片中，完成整个系统的功能，真正实现"
DSP
- DSP硬件论文集，包含22篇DSP相关论文，caj格式。都是花银子买来的。 DSP与点阵式LCD显示器的接口设计.caj DSP体系结构在提高实时信号处理方面的作用.caj DSP器件的原理及应用.caj DSP在机械设备故障诊断中的应用.caj DSP应用的结构和发展方向.caj DSP技术及其应用讲座(六)──数字通信用数字调制解调器中的DSP技.caj DSP技术及其应用讲座第7讲语音识别及其DSP实现
CCD_Capture
- * 高速视频A/D采集模块 参考例程 * 基于MC9S12DG128芯片，除PLL部分，其他可直接移植至XS128 * 40M主频，采样点数110点，程序优化后，性能更可提高 * 使用本模块，单片机采集速度与片内A/D时钟无关，性能与主频之间关联 * 所以采用更快的处理器，将获得更高的分辨率 * 本程序在采集每场图像，每行110个点，每隔5行采集一次，连续采样-* High-speed video A/D acqui
ADC124
- 采用verilog编写的高速串型AD采集芯片adc124驱动代码，占用le较少，效率高，目前我应用在较多产品上-Verilog prepared using high-speed string-type AD Acquisition chip adc124 driver code, occupation le small, high efficiency, the current I applied to more products
dac121
- 采用verilog编写的高速串型DA芯片dac121驱动代码，占用le较少，效率高，目前我应用在较多产品上-Verilog prepared using high-speed string-type DA-chip dac121 driver code, occupation le small, high efficiency, the current I applied to more products
ads7835
- 基于ADS7835的高速AD采集芯片FPGA源码-ADS7835-based high-speed AD acquisition chip FPGA source code
jj
- 本题设计一个数字存储示波器，以Xilinx公司20万门FPGA芯片为核心，辅以必要的外围电路（包括信号调理、采样保持、内部触发、A/D转换、D/A转换和I/O模块），利用VHDL语言编程，实现了任意波形的单次触发、连续触发和存储回放功能，并按要求进行了垂直灵敏度和扫描速度的挡位设置。信号采集时，将外部输入信号经信号调理模块调节到A/D电路输入范围，经A/D转换后送入FPGA内部的双口RAM进行高速缓存，并将结果通过D/A转换送给通用示波
ThedesignofUniversalAsynchronousReceiverTransmitte
- 本课题所设计的UART支持标准的RS．232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用口模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。
ADC1110
- 基于TI ADC1110的驱动代码，MCU为MSP430F1611.adc1110为16位高精度高速AD转换芯片，转换速度快，精度高，电路简单，工作可靠。适宜单片机初学者研究学习。-TI ADC1110 based driver code, MCU 16-bit precision for the MSP430F1611.adc1110 speed AD converter chip, the conversion speed, hig
main
- 采用新一代超强抗干扰/强抗静电/高速/低功耗单片STC11F32XE为数据处理和控制的路灯照明智能系统。该单片机实现了对路灯的亮灭控制、报警、还有定时功能。通过A/D转换TLV2543检测LED故障，D/A转换芯片TLC5620控制LED灯状态，利用光敏电阻原理和红外对管特性实现自动调节路灯开关状态。同时成功设计了恒流驱动电源电路，使LED正常稳定的工作，并完成了自动调节路灯驱动电源输出功率，基本上解决了LED灯不能工作在稳定电流的问题
flash_magament
- 内核通过保持一个称为数据缓冲区高速缓冲的内部数据缓冲区来减小对芯片的存取频度。高速缓冲含有最近被使用过的串行Flash的数据。当从芯片中读数据的时候，内核试图先从高速缓冲中读取。如果数据已经在该高速缓冲中，则内核可以不必从芯片中读取数据。如果数据不在该高速缓冲中，则内核从芯片上读数据，并将其缓冲起来，这样下次使用时就不需要再从芯片中读取了。描述的就是数据缓冲区的管理。-Core by maintaining a data buffer
paper_FPGA
- 基于FPGA控制的高速固态存储器设计，对固态存储器进行了需求分析, 根据航天工程对高速固态存储器的需求, 确定了设计方案。 针对航天工程对高速固态存储器速率要求较高的特点, 在逻辑设计方面采用流水线技术、并行总线技术。在器件选择方面, 采用LVDS构成接口电路, FPGA构成控制逻辑电路电路, SDRAM芯片阵列构成存储电路。设计了高速固态存储器。该设计简化了硬件电路, 大大提高了存储数据的速率。-FPGA-based contro
VK3214
- windows ce 平台上扩展串口驱动，使用芯片vk3214，同vk3222程序可相互移植。串口扩串口可用于低速领域，高速就需要用spi2serial或i2cToserial-windows ce platform expansion serial driver, use the chips vk3214, with vk3222 procedures and Transplantation. Expansion of low-spe
avr128usart
- 一般教科书上提供的UART收发的程序往往是一段采用轮循（Polling）方式完成收发的简单代码。但对于高速的AVR来讲，采用这种方式大大降低了MUC的效率。在使用AVR时，应根据芯片本身的特点（片内大容量数据器RAM，更适合采用高级语言编写系统程序），编写高效可靠的UART收发接口（低层）程序。下面是一个典型的USART的接口程序。-General textbook on the procedures provided by the U
dds
- 块DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分（如Q2220）。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码；而相位累加器根据dds频率控制码在每个时钟周期内进行相位累加，得到一个相位值；正弦计算器则对该相位值计算数字化正弦波幅度（芯片一般通过查表得到）。DDS芯片输出的一般是数字化的正弦波，因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。 -In the pr
C8051F020
- 给出了一种以 Cygnal 公司高速嵌入式系统芯片 C8051F020为核心的混凝土试块温湿度控制箱的设计原理及软硬件设计思想 ,同时对该芯片的内部组成及数字交叉开关进行了详细的阐述 ,最后给出了具体的应用程序。-This is base on 8051F controller design
haha
- 基于高速DDS芯片的宽带低杂散信号产生器的设计与实现-Broadband high-speed DDS chip based on the low spurious signal generator Design and Implementation
ParallelRepeatedOfDigitalSignalProcessorTMS320VC55
- 为了把TMS320C5000系统上运行的程序在系统上电复位后顺利地加载到DSP的内部 高速存储器上, 文中提出了一种基于TMS320VC5509DSP芯片的二次引导程序加载方式, 同时 给出了通过控制扩展地址线来引导主程序并执行的具体引导程序流程。-Repeated of TMS320VC5509DSP chip has guided procedure loading way , has given technological