[DSP编程] zhengxuanboxinhaofashengqi

说明：通过VC编写的可模拟正弦波信号发生器的DSP控制程序-DSP control program written by VC analog sine wave signal generator
<jacob> 在 2025-07-18 上传 | 大小：4kb | 下载：0

[android开发] Demokit

说明：谷歌官网示例，用于测试Arduino板子的USB接口是否正常工作。含安卓和Arduino端的代码。-Google official website of the sample for testing Arduino board USB interface is working properly. Including Android and Arduino-side code.
<吴福源> 在 2025-07-18 上传 | 大小：10.23mb | 下载：0

[软件工程] Geodesia

说明：Programa de matlab para la realización de una poligonal geodesica.
<engivi1> 在 2025-07-18 上传 | 大小：1.29mb | 下载：0

[WEB源码] lab-managment

说明：本科生的毕业论文---基于web实验室管理系统，有源码，有论文、外文翻译等，全！-Undergraduate thesis--- web-based laboratory management system source code, papers, foreign language translation, all!
<张科> 在 2025-07-18 上传 | 大小：1.95mb | 下载：0

[数据结构常用算法] LCS

说明：寻找最长公共子序列的的VC++实现，使用VC6编写，采用了MFC库；输入两个字符串，输出最长子序列长度和最长子序列都有哪些-Find the longest common subsequence VC++ achieved using VC6 prepared using the MFC library What two input strings, the output longest sub-sequence length and the longest subsequence
<sinix> 在 2025-07-18 上传 | 大小：2.1mb | 下载：0

[系统编程] CPP_HMAC_SHA1

说明：hmac-sha1c++ 的实现过程，包括其中类的实现-hmac-sha1 c++
<政哥> 在 2025-07-18 上传 | 大小：6kb | 下载：0

[GDI/图象编程] vc6GDIplusSrc

说明：visual studio 6环境下使用gdi编写一个图像化界面的时钟,编译通过.-Visual Studio 6 environment using GDI write a graphical interface clock, compile.
<pumpkin> 在 2025-07-18 上传 | 大小：4.47mb | 下载：0

[其他小程序] 89_full_adder

说明：全加器。VHDL入门例程。3个源程序。好好练习啊-Full adder. Introduction to VHDL routines. 3 source. Ah good practice
<zhang> 在 2025-07-18 上传 | 大小：4kb | 下载：0

[OpenCV] Fibonacci-and-linkedlist

说明：multicore programming using openmp Fibonacci series linked list
<sunil NLN Rao> 在 2025-07-18 上传 | 大小：9kb | 下载：0

[android开发] GravityTest

说明：调用手机重力传感器的Android程序，演示了如何获取当前手机位置状态的方法。Eclipse导入就能用。-Phone call gravity sensor sample program that demonstrates how to obtain the state of the current mobile phone location.
<吴福源> 在 2025-07-18 上传 | 大小：983kb | 下载：0

[编程文档] FIR

说明：基于matlab GUI的一个滤波，运用FIR和IIR算法-A filter based on matlab GUI, use of FIR and IIR algorithm
<夏宗坤> 在 2025-07-18 上传 | 大小：5kb | 下载：0

[易语言编程] adder

说明：这是一个最简单的四位的全加器设计，由两个半加器构成，采用的是VERILOG的算法级和门级描述的。-This is one of the easiest of the four full adder design, consists of two half-adder, the VERILOG algorithm-level and gate-level descr iptions.
<邢金丹> 在 2025-07-18 上传 | 大小：165kb | 下载：0