资源列表
排序选择:
[Internet/网络编程] DELPHI
说明:delphi的ClientSocket编程,使用ClientSocket来接收数据,如果服务器有数据发过来,会触发ClientSocket的OnClientRead事件。-ClientSocket Delphi programming, use ClientSocket to receive data, if the server has data sent over, will trigger OnClientRead ClientSocket event.<娄伟> 在 2025-07-04 上传 | 大小:1kb | 下载:0
[JSP源码/Java] BBS
说明:开发的一个BBS论坛功能,功能齐全,用了JS,spring等框架-BBS java project<张其> 在 2025-07-04 上传 | 大小:10.81mb | 下载:0
[组合框控件] Mif_Maker2010
说明:波形发生器-Waveform generator of 11111111111111111<李永科> 在 2025-07-04 上传 | 大小:253kb | 下载:0
[VHDL编程] vending_machine
说明:基于FPGA开发板NEXYS3的自动售货机,并利用VGA原理显示在LCD屏幕,采用键盘进行购买和支付-Based on the FPGA development board NEXYS3 vending machine, and use the principle of VGA display on the LCD screen, using the keyboard to purchase and payment<黄志宇> 在 2025-07-04 上传 | 大小:17.13mb | 下载:0
[数据挖掘] programs-and-data
说明:通过KNN分类法,根据酒的某些性状信息对酒进行分类。然后,通过交叉验证对分类结果进行测试。最后,对数据进行主成分分析,再进行分类。-By KNN classification, according to certain traits information wine wine classification. Then, through cross-validation of the classification tested. Finally, principal component analy<王伟> 在 2025-07-04 上传 | 大小:7kb | 下载:0
[VHDL编程] stripe_mali
说明:这是基于FPGA开发板NEXYS3实现的verilog程序,是基于VGA原理的屏保程序,有横竖条纹还有移动的超级玛丽-This is based on the FPGA development board NEXYS3 verilog program, is based on the principle of VGA screensaver, stripe and mobile super Mary<黄志宇> 在 2025-07-04 上传 | 大小:1.62mb | 下载:0
[界面编程] Bezier
说明:利用MFC进行bezier曲线、曲面的绘制,并能拖曳控制点改变曲线形状,还有升阶的功能,最后利用bezier曲线绘制了符号@-Use MFC bezier curves were plotted surfaces, and can drag the control points to change the shape of the curve, as well as bands or function. Finally, bezier curve drawing the symbol @<stream> 在 2025-07-04 上传 | 大小:220kb | 下载:0
[VHDL编程] PS2_keyboard
说明:这是基于FPGA开发板NEXYS3的一个verilog程序,是一个ps2的键盘使用模块,包括检测和译码模块-This is based on the FPGA development board NEXYS3 a verilog program, is a ps2 keyboard module, including detection and decoding module<黄志宇> 在 2025-07-04 上传 | 大小:604kb | 下载:0
[Dephi控件源码] uShutdownStopper
说明:Delphi implement Shutdown detecting<Eli> 在 2025-07-04 上传 | 大小:3kb | 下载:0
[VHDL编程] superdigitalclock
说明:这是基于FPGA开发板BASYS2的一个智能数字时钟,可以分3种模式:分钟,秒,百分之一秒。通过button切换模式并显示在数码管上-This is based on the FPGA development board BASYS2 a intelligent digital clock, can divide three patterns: the minutes and seconds, of a second.Through the button switch mode and in d<黄志宇> 在 2025-07-04 上传 | 大小:1.43mb | 下载:0