资源列表
排序选择:
[其它资源] asynch_fifo
说明:FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输,已验证,直接可用<alison> 在 2008-10-13 上传 | 大小:1003.91kb | 下载:0
[其它] Testsym
说明:编译原理词法分析lexical analysis, LL1 syntax analysis, semantic analysis and code generation and code optimization (regular expression optimization, public expression optimization, optimization loop invariant), intermediate code generated object code, object<zke> 在 2008-10-13 上传 | 大小:1.13kb | 下载:0
[其它资源] an_dcfifo_top_restored
说明:alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输 ,值得学习。<alison> 在 2008-10-13 上传 | 大小:906.86kb | 下载:2
[其它资源] DE2_LCM_CCD
说明:在altera DE2 的开发板上采集图像,到lcd显示的原程序 。<alison> 在 2008-10-13 上传 | 大小:3.28mb | 下载:0
[其它资源] Mixed-Language_Programming_of_CSharp_and_Fortran_u
说明:在.Net平台下C#和Fortran的混合语言编程.pdf<合愀> 在 2008-10-13 上传 | 大小:308.84kb | 下载:0
[汇编语言] 20085148554462
说明:这个是51的汇编语言,对开发单片机的朋友有用的,清保存吧。<wangbin> 在 2008-10-13 上传 | 大小:293.17kb | 下载:1