资源列表
排序选择:
[其它] CLOCK_co-design_of_C_and_Verilog
说明:A clock writing by Verilog which can count from 00:00 to 23:59. With a C file to see the simulation results. A co-design example of C and Verilog.<Annbb> 在 2008-10-13 上传 | 大小:36.91kb | 下载:0
[其它资源] Josephus
说明:约瑟夫环 已知n个人(以编号1,2,3...n分别表示)围坐在一张圆桌周围。从编号为k的人开始报数,数到m的那个人出列;他的下一个人又从1开始报数,数到m的那个人又出列;依此规律重复下去,直到圆桌周围的人全部出列。(有详细注解)数据结构学习的好例子<mailan7749> 在 2008-10-13 上传 | 大小:1.27kb | 下载:0