资源列表
排序选择:
[其它] Verilog HDL 语言编程 RS(204,188)译码器的设计
说明:Verilog HDL 语言编程 RS(204,188)译码器的设计源码<qinfeng> 在 2011-05-02 上传 | 大小:11.14kb | 下载:1
[其它文档] 高速Berlekamp.Massey算法结构及电路实现
说明:高速Berlekamp.Massey算法结构及电路实现<qinfeng> 在 2011-05-02 上传 | 大小:254.22kb | 下载:0
[源码下载] linux文件系统的设计与实现
说明:用二进制文件模拟文件系统 简单的模拟实现文件管理功能<macui_3762706@126.com> 在 2011-05-02 上传 | 大小:13.77kb | 下载:0