资源列表

排序选择:

« 1 2 ... .05 .06 .07 .08 .09 60010.11 .12 .13 .14 .15 ... 267486 »

[图形图像处理(光照,映射..)hzh

说明:在窗口实时显示屏幕内容,可作为LED大屏显示用-Real-time display in the window screen content, can be used as large-screen display with LED
<wini> 在 2024-10-09 上传 | 大小:8192 | 下载:0

[WEB源码xiaoshuosystem

说明:用ASP开发的销售项目管理系统,分权限管理-Using ASP to develop the sale of project management systems, sub-rights management
<softadv> 在 2024-10-09 上传 | 大小:291840 | 下载:0

[VHDL编程CORDIC

说明:介绍了CORDIC数字计算机的设计,采用的是verilogHDL,在modelsim上可以实现仿真验证,压缩包中包含CORDIC的工作结构图,比较详细-Introduced the CORDIC digital computer design, using the verilogHDL, can be achieved on the ModelSim simulation, compressed package that contain
<yaoyongshi> 在 2024-10-09 上传 | 大小:141312 | 下载:0

[人工智能/神经网络/遗传算法Apriori

说明:Apriori源码 C++实现的啊 -Apriori source C++ Realized ah
<chenzhiwang> 在 2024-10-09 上传 | 大小:66560 | 下载:0

[防火墙与安全工具XfilterFireWAll

说明:Xfilter 个人防火墙 1.0.2 安装说明-Xfilter Personal Firewall 1.0.2 installation instructions
<> 在 2024-10-09 上传 | 大小:985088 | 下载:0

[编程文档dspdingdianyunsuan

说明:
<ly> 在 2024-10-09 上传 | 大小:207872 | 下载:0

[其他小程序364-44902-LPC2378

说明:Single-chip 16-bit/32-bit microcontroller 512 kB flash with ISP/IAP, Ethernet, USB 2.0, CAN, and 10-bit
<Lee Ka Wing> 在 2024-10-09 上传 | 大小:185344 | 下载:0

[2D图形编程matlab

说明:这个程序是用来绘制光子晶体光纤的色散曲线。-This program is used to draw the dispersion curves of the photonic crystal fiber.
<陈艳> 在 2024-10-09 上传 | 大小:1024 | 下载:0

[VHDL编程add

说明:介绍了carry_chain_adder,carry_skip_adder,ipple_carry_adder三种常用的加法器,采用verilogHDL语言,利用modelsim软件仿真验证,压缩包中包含有流程图-Introduced carry_chain_adder, carry_skip_adder, ipple_carry_adder three commonly used adder, using verilogHDL lan
<yaoyongshi> 在 2024-10-09 上传 | 大小:372736 | 下载:0

[WEB源码caiwuSystem

说明:ASP开发的个人财务管理系统,让你的生活精打细算-ASP to develop the personal financial management system, so that careful planning of your life
<softadv> 在 2024-10-09 上传 | 大小:90112 | 下载:0

[单片机(51,AVR,MSP430等)xifenquxian

说明:步进电机200细分曲线值,奉献给大家, 自己计算要一下午才可能算完-Stepper motor 200 breakdown curve values, dedication to the U.S., their calculation should only be considered one afternoon END
<ly> 在 2024-10-09 上传 | 大小:5120 | 下载:0

[VHDL编程divider

说明:介绍了除法器的设计,采用verilogHDL语言,利用modelsim仿真验证,压缩包中包含了流程图-Introduced the divider design, using verilogHDL language, the use of ModelSim simulation, compressed package that contains a flow chart
<yaoyongshi> 在 2024-10-09 上传 | 大小:83968 | 下载:0
« 1 2 ... .05 .06 .07 .08 .09 60010.11 .12 .13 .14 .15 ... 267486 »

源码中国 www.ymcn.org