[单片机(51,AVR,MSP430等)] my93C46program

说明：自己写的93c46的读写程序，可以读写操作-my93C46program
<fabine> 在 2025-07-26 上传 | 大小：4kb | 下载：0

[教育/学校应用] xueshengxuanke

说明：用c语言编写的学生选课系统，在vc2008下编译通过-Using c language course to prepare students system under vc2008 compiled through
<luxin> 在 2025-07-26 上传 | 大小：3kb | 下载：0

[JSP源码/Java] jspoa

说明：一个oa系统的源码-jsp+tomcat+mysql！！oa~~~~~~~~~~~~~~~~~~
<白鸟> 在 2025-07-26 上传 | 大小：1.53mb | 下载：0

[嵌入式/单片机编程] AIC

说明：使用FPGA/CPLD设置语音AD、DA转换芯片AIC23，FPGA/CPLD系统时钟为24.576MHz 1、AIC系统时钟为12.288MHz，SPI时钟为6.144MHz 2、AIC处于主控模式 3、input bit length 16bit output bit length 16bit MSB first 4、帧同步在96KHz-The use of FPGA/CPLD set voice AD, DA conversion chip AIC23, FPGA/CPLD
<张键> 在 2025-07-26 上传 | 大小：2kb | 下载：0

[Dephi控件源码] aybook[1].cn_delphbas0214

说明：DELPHI7帮助文件. DELPHI7帮助文件. DELPHI7帮助文件. -Delphi7 Help file. DELPHI7 Help file. DELPHI7 Help file. DELPHI7 Help file. DELPHI7 Help file. DELPHI7 Help file.
<一叶> 在 2025-07-26 上传 | 大小：2.34mb | 下载：0

[Internet/网络编程] calendar

说明：ASP的calendar源码，仅供参考！-ASP source code of the calendar for reference purposes only!
<Ares_hao> 在 2025-07-26 上传 | 大小：9kb | 下载：0

[Internet/网络编程] MakeCheckCode

说明：在网站的登录网页表单中生成需要填写中校验码-Sign in at the web pages generated in the form required to fill in the parity-check codes
<lianghuan> 在 2025-07-26 上传 | 大小：1kb | 下载：0

[WEB源码] wang02equilibrium123

说明：电子商务信任管理，国外算法，需要了解电子商务信任管理的 人可以下来看看 -E-commerce Trust Management
<sky> 在 2025-07-26 上传 | 大小：116kb | 下载：0

[并行运算] C51programingfor93c46readandwrite

说明：在C51下编写的93C46的读写程序，实现读写操作-C51programing 93c46,read and write.
<fabine> 在 2025-07-26 上传 | 大小：4kb | 下载：0

[嵌入式/单片机编程] FREQSYN

说明：使用Verilog语言编写的使用SPI总线设置频率LM2346,可通过设置其R寄存器对其输出频率进行设置（需相应的射频电路相配合）。-The use of Verilog language use SPI bus frequency settings LM2346, can be by setting up its R register set of its output frequency (to be matched by corresponding RF circuitry).
<张键> 在 2025-07-26 上传 | 大小：1kb | 下载：0

[串口编程] uart

说明：uart协议、实现、验证，基于wishbone协议，工业标准为16550A-UART protocol, implementation, verification, based on the Wishbone protocol, the industry standard for the 16550A
<dannel218> 在 2025-07-26 上传 | 大小：251kb | 下载：0

[VHDL编程] FPGA_FIFO

说明：使用Verilog编写的同步FIFO，可通过设置程序中的DEPTH设置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中写入数据， FIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。-Prepared by the use of Verilog synchronous FIFO, through the setup program in the FIFO depth DEPTH settings, FIFO_WRITE_CLOCK rising
<张键> 在 2025-07-26 上传 | 大小：1kb | 下载：0