资源列表
[matlab例程] 布谷鸟算法应用到爬虫
说明:使用matlab实现的布谷鸟算法,非常好用,需要的可以下载看看!(Voting management system, the use of Java language development, SSH fr a mework, though difficult, but the function is very strong!)<6224V94> 在 2025-07-28 上传 | 大小:1.39mb | 下载:0
[VHDL编程] FPGA_flash设计
说明:我们的设计是用一个FSM控制器来控制发送什么命令,flash模块判断FSM发送过来的state信号来选择应该执行什么操作,当命令写入或者读出后,会发送一个flag_done命令,这个命令让我们判断上个指令是否完成,如果完成后FAM将发送下一个命令.(Our design uses a FSM controller to control what commands are sent. The flash module judges the state signal sent by the FSM<硅渣渣> 在 2025-07-28 上传 | 大小:244kb | 下载:0
[其他小程序] ArxProject1
说明:实现的构建三角网的算法,可以实现约束三角形,加密三角形,三角网中孔、洞的生成。(The algorithm of triangulation can constrain triangles, encrypt triangles, and generate holes and holes.)<liuyang_atchs> 在 2025-07-28 上传 | 大小:127kb | 下载:0
[Internet/网络编程] FGWEKHH
说明:自动测试高频线的衰减,包括802 11a,802 11b和802 11g信道()<Lxwis> 在 2025-07-28 上传 | 大小:2kb | 下载:0
[Internet/网络编程] suhdwbv
说明:编译过可运行的PSK31通信程序,可运行,原代码已上传()<SPNpvcnu%2D176532> 在 2025-07-28 上传 | 大小:578kb | 下载:0
[VHDL编程] FPGA_USB2.0设计
说明:把FX2配置成从FIFO的模式, 配置为单片机工作时钟24M,端点2输出,字节1024,端点6输入,字节1024,信号全设置为低电平有效等。我们的模块驱动时钟我们配置成内部输出时钟,也就是让FX2给我们的设计当做时钟源,输出一个最大的配置时钟48M的时钟。(The FX2 is configured from FIFO mode, configured as MCU working clock 24M, endpoint 2 output, byte 1024, endpoint 6 input<硅渣渣> 在 2025-07-28 上传 | 大小:420kb | 下载:0
[CAD] CAD开发光盘1
说明:利用C#开发CAD的一些示例,来自于AutoCAD VBA & VB.NET开发基础与实例教程这本书。(Some examples of developing CAD with C#,base on <AutoCAD VBA & VB.NET development foundation and example tutoria>)<liuyang_atchs> 在 2025-07-28 上传 | 大小:537kb | 下载:0
[进程与线程] toten
说明:自己设计一个项目,排出AOE网络,并将数据输入计算机,用程序进行分析,()<SPNpvcnu%2D176532> 在 2025-07-28 上传 | 大小:1kb | 下载:0