[其他小程序] json_fne

说明：json构造 解析 商业版支持库源码+例子-json structural analysis of the commercial version of the support library source+ example
<张信> 在 2025-11-23 上传 | 大小：362kb | 下载：0

[其他小程序] 7

说明：数字图像处理 完成图像打开，灰度图、直方图、直方图均衡等工作-Digital image processing to complete the image open, the gray level histogram, histogram equalization, etc.
<王文杰> 在 2025-11-23 上传 | 大小：1.1mb | 下载：0

[其他小程序] Butterworth

说明： 设计一个数字滤波器，在频率低于 的范围内，低通幅度特性为常数，并且不低于0.75dB。在频率 和 之间，阻带衰减至少为20dB。 (1)试求满足这些条件的最低阶Butterworth滤波器。-Design a digital filter, in the range of frequencies below the low-pass amplitude characteristic is constant, and not less than 0.75dB. Between the fre
<bjtuLhy> 在 2025-11-23 上传 | 大小：1kb | 下载：0

[其他小程序] none

说明：收集喜爱数字,通过喜爱数字分类人群，收集一定的数据来对人性格做一定的分析-looking for the number one like
<zhubin> 在 2025-11-23 上传 | 大小：3kb | 下载：0

[其他小程序] myZoomoImage

说明：js图片缩放空间，经过验证可以使用-the zoom functiong for image
<chenwj> 在 2025-11-23 上传 | 大小：437kb | 下载：0

[其他小程序] avr

说明：avr 12864测试,avrmega16L-avr 12864 test
<余工> 在 2025-11-23 上传 | 大小：2kb | 下载：0

[其他小程序] GRZB

说明：数据收支薄 说明完了要20字啊 多打点啊实打实的-Data revenue and expenditure thin
<mart> 在 2025-11-23 上传 | 大小：69kb | 下载：0

[其他小程序] poincare_dufen

说明：杜芬系统庞加莱界面图的程序。 比较简单。可以试试。 -poincare section figure
<庞庞> 在 2025-11-23 上传 | 大小：1kb | 下载：0

[其他小程序] fp

说明：用FPGA Verilog 语言编写的一个简单的分频器，内部有详细的中文注释，希望对初学者有益。-The FPGA Verilog language written in a simple divider, there are detailed notes in Chinese, hope useful for beginners.
<阿清> 在 2025-11-23 上传 | 大小：338kb | 下载：0

[其他小程序] YMDSelect

说明：年月日联动下拉选择JS封装类 年月联动 new YMDselect( year1 , month1 ) new YMDselect( year1 , month1 ,1990 ,2) 年月日联动 new YMDselect( year1 , month1 , day1 ) new YMDselect( year1 , month1 , day1 ,1990) new YMDselect( year1 , month1 , day1 ,19
<ye kevin> 在 2025-11-23 上传 | 大小：4kb | 下载：0

[其他小程序] songsearchingsystem

说明：建立歌曲查询系统，提供创建、编辑和查询等基本功能和服务。-Songs query system, create, edit, and query features and services.
<王琳> 在 2025-11-23 上传 | 大小：7kb | 下载：0

[其他小程序] Verilog1

说明：实现了cic分频功能，分频系数D可变2~32，代码用verilog编写，其中输入数据写入主程序中，便于后人testbench的编写-Cic divide divider coefficient D variable from 2 to 32, the code is written in verilog input data is written to the main program, to facilitate future generations testbench preparation
<yangningcong> 在 2025-11-23 上传 | 大小：2kb | 下载：0