[其他小程序] 4

说明：最小二乘支持向量机回归分析源代码,LSSVM-Least squares support vector machine regression analysis source code
<孙田> 在 2025-11-26 上传 | 大小：1kb | 下载：0

[其他小程序] singqui_v74

说明：正确率可以达到98％，利用贝叶斯原理估计混合logit模型的参数，包括AHP，因子分析，回归分析，聚类分析。- Accuracy can reach 98 , Bayesian parameter estimation principle mixed logit model, Including AHP, factor analysis, regression analysis, cluster analysis.
<tangkiukan> 在 2025-11-26 上传 | 大小：4kb | 下载：0

[其他小程序] tetris

说明：tetris code file usin c
<dmisnjd> 在 2025-11-26 上传 | 大小：3kb | 下载：0

[其他小程序] taopie

说明：插值与拟合，解方程，数据分析，对于初学matlab的同学会有帮助，未来线路预测,分析误差。- Interpolation and fitting, solution of equations, data analysis, Matlab for beginner students will help, Future line prediction, error analysis.
<penmoufou> 在 2025-11-26 上传 | 大小：5kb | 下载：0

[其他小程序] tiujui_v70

说明：遗传算法无功优化，esprit算法对有干扰的信号频率进行估计,处理信号的时频分析。- Genetic algorithm based reactive power optimization, esprit algorithm signal frequency interference can be assessed When processing a signal frequency analysis.
<fingqaifeng> 在 2025-11-26 上传 | 大小：7kb | 下载：0

[其他小程序] yengban

说明：信号维数的估计，基于多相结构的信道化接收机，对信号进行频谱分析及滤波。- Signal dimension estimates, Channelized receiver based on multi-phase structure, The signal spectral analysis and filtering.
<houqaolui> 在 2025-11-26 上传 | 大小：4kb | 下载：0

[其他小程序] yunyang_v20

说明：一种噪声辅助数据分析方法,包括轨道机动仿真、初轨计算,ML法能够很好的估计信号的信噪比。- A noise auxiliary data analysis method, Including orbital maneuvering simulation, initial orbit calculation, ML estimation method can be a good signal to noise ratio.
<wtkuad> 在 2025-11-26 上传 | 大小：6kb | 下载：0

[其他小程序] GetMac

说明：获取电脑mac地址的程序，可以用来生成软件授权文件。-Access to a computer MAC address of the program, which can be used to generate software license file.
<陈枫> 在 2025-11-26 上传 | 大小：1.79mb | 下载：0

[其他小程序] focus-map-carousel

说明：使用Javascr ipt实现焦点轮播图的效果-The use of Javascr ipt to achieve the effect of focus map carousel
<赵梦娜> 在 2025-11-26 上传 | 大小：492kb | 下载：0

[其他小程序] led_display

说明：Verilog HDL 点亮LED灯，程序简单，适合新手练习上手，简单易懂。-Verilog HDL lit LED lights, simple procedures, suitable for beginners to practice to use, easy to understand.
<刘子易> 在 2025-11-26 上传 | 大小：1kb | 下载：0

[其他小程序] dds_clk

说明：FPGA工作时钟位50MHz，通过引出FPGA时钟信号，供给外部DDS模块使用。-FPGA clock work bit 50MHz, led by FPGA clock signal supplied to the external DDS module.
<刘子易> 在 2025-11-26 上传 | 大小：1kb | 下载：0

[其他小程序] gate_consctruct

说明：verilog语言编程，通过编程演示门级建模的使用方法，程序简单易懂，易上手。-verilog programming language by using the method of programming demo gate-level modeling procedures easy to understand, approachable.
<刘子易> 在 2025-11-26 上传 | 大小：4kb | 下载：0