[其他小程序] tree_sort

说明：it s tree sort and get an array then it deliver sorted array to user with tr-it s tree sort and get an array then it deliver sorted array to user with tree
<sara> 在 2025-11-24 上传 | 大小：734kb | 下载：0

[其他小程序] sort

说明：it s sort and get an array then it deliver sorted array to user
<sara> 在 2025-11-24 上传 | 大小：799kb | 下载：0

[其他小程序] Source1

说明：it s c++ code that assigning and releasing thread
<sara> 在 2025-11-24 上传 | 大小：1kb | 下载：0

[其他小程序] lotter-analysis

说明：抓取彩票网页上的历史中奖号码，能够获取双色球、大乐透等。Python-Crawl history lottery winning numbers on a web page, can get ball, Lotto, etc. Python
<yourname> 在 2025-11-24 上传 | 大小：12kb | 下载：0

[其他小程序] netcdf-cxx4-4.2.1.tar

说明：在c++开发环境下读取netcdf的数据包-Read netcdf packets in c++ development environment
<彭霞> 在 2025-11-24 上传 | 大小：446kb | 下载：0

[其他小程序] cv097

说明：经常有些程序的运行缺少cv097.dll文件，但是网上的资料不好找，希望对你有所帮助吧。-Often some programs run lacked cv097. DLL files, but online information not seek, hope to help you.
<丁保阔> 在 2025-11-24 上传 | 大小：253kb | 下载：0

[其他小程序] OpenGL_Examples

说明：OpenGL example souce codes
<Graphics Lab> 在 2025-11-24 上传 | 大小：1.27mb | 下载：0

[其他小程序] Watchdog

说明：利用128开发板，并通过AVR软件实现看门狗的实验。-With a 128 board, and to achieve through the AVR software watchdog experiment.
<储小红> 在 2025-11-24 上传 | 大小：13kb | 下载：0

[其他小程序] Robot

说明：OpenGL example souce codes
<Graphics Lab> 在 2025-11-24 上传 | 大小：517kb | 下载：0

[其他小程序] Example-s1-1

说明：面积和速度的互换是FPGA/CPLD设计的一个重要思想。从理论上讲，一个设计如果时序余量较大，所能运行的频率远远高于设计要求，那么就能通过功能模块复用减少整个设计消耗的芯片面积，这就是用速度的优势换面积的节约；反之，如果一个设计的时序要求很高，普通方法达不到设计频率，那么一般可以通过将数据流串并转换，并行复制多个操作模块，对整个设计采取“乒乓操作”和“串并转换”的思想进行处理，在芯片输出模块处再对数据进行“并串转换”。从宏观上看，整个芯片满足了处理速度的要求，这相当于用面积复制换取速度的提高。面
<zhuchaoyong> 在 2025-11-24 上传 | 大小：231kb | 下载：0

[其他小程序] Example-s2-1

说明：1.将随书所附光盘中的【Example-s2-1】目录拷贝到本地硬盘中 2.产生DQS模块 3.产生DQ模块 4.产生PLL模块 5.拷贝以上步骤生成的文件到子目录【Project】中 6.打开子目录【Project】中的DataPath.qpf工程，设计顶层模块 编译并查看编译结果-1. The accompanying CD-ROM with the book [Example-s2-1] catalog copy to your local hard drive
<zhuchaoyong> 在 2025-11-24 上传 | 大小：28kb | 下载：0

[其他小程序] Example-s2-2

说明：1.打开子目录【Project】中的Diff_io_top工程 2.产生lvds_rx模块 3.产生lvds_tx模块 4.指定管脚电平以及片内匹配 编译设计并查看编译结果-1. Open the subdirectory [Project] in Diff_io_top project 2. produce lvds_rx module 3. The module generates lvds_tx 4. Specify the pin level and chip
<zhuchaoyong> 在 2025-11-24 上传 | 大小：290kb | 下载：0