说明：《Modelsim电子系统分析及仿真》配盘第一章，都是verilog代码-" Modelsim electronic systems analysis and simulation with the disk, are verilog code <masir> 在 2025-06-15 上传
| 大小：9kb | 下载：0
说明：《Modelsim电子系统分析及仿真》配盘第三章，全部为verilog HDL代码-" Modelsim electronic system analysis and simulation" with the second chapter of the disk, all for verilog HDL code <masir> 在 2025-06-15 上传
| 大小：6kb | 下载：0
说明：《Modelsim电子系统分析及仿真》配盘第四章，全部为verilog HDL代码-" Modelsim electronic system analysis and simulation" with the fourth chapter of the disc, all for verilog HDL code <masir> 在 2025-06-15 上传
| 大小：21kb | 下载：0
说明：《Modelsim电子系统分析及仿真》配盘第5章，全部为verilog HDL代码-" Modelsim electronic systems analysis and simulation with disk Chapter 5, all verilog HDL code <masir> 在 2025-06-15 上传
| 大小：13kb | 下载：0
说明：《Modelsim电子系统分析及仿真》配盘第六章，全部为verilog HDL代码-" Modelsim electronic system analysis and simulation, with the sixth chapter of the disk, all verilog HDL code <masir> 在 2025-06-15 上传
| 大小：7kb | 下载：0
说明：《Modelsim电子系统分析及仿真》配盘第七章，全部为verilog HDL代码-The Modelsim electronic system analysis and simulation with Chapter VII of the disk, all of Verilog HDL code <masir> 在 2025-06-15 上传
| 大小：157kb | 下载：0
说明：实现 INT 1C
MY INT 1C 实现的功能在屏幕的右上角显示秒表或时钟，按ESC，
退出程序。
实现时钟可以输入“一次”时间，也可读取“一次”系统时间-INT 1C MY INT 1C achieve the function stopwatch or clock is displayed in the upper right corner of the screen, press ESC, to exit the program. Clock input " a <张欣> 在 2025-06-15 上传
| 大小：1kb | 下载：0
