资源列表
[书籍源码] ga0000000000000
说明:遗传算法的一个实例。m个工件分配给m架机床的效益最优化问题,使用一种遗传算法解决。-a genetic algorithm examples. M m allocated to the workpiece-machine efficiency optimization, the use of a genetic algorithm.<lee> 在 2025-11-10 上传 | 大小:3kb | 下载:0
[书籍源码] Java_example_introduction
说明:《Java实例入门》所有实例的源代码。所有的源文件都是.java文件,读者必须首先编译这些文件,然后才能运行。-"Java examples Easy" all the source code examples. All source documents are. Java paper, and readers must first compile these documents before they can run.<李林华> 在 2025-11-10 上传 | 大小:1.21mb | 下载:0
[中间件编程] ADAPTC
说明:术是继直接频率合成和间接频率合成之后,随着数字集成电路和微电子技术的发展而迅速发展起来的第三代频率合成技术。DDS技术具有相对带宽宽、频-operation is the direct and indirect frequency synthesizer frequency synthesis, With digital integrated circuits and microelectronic technology development and the rapid development<> 在 2025-11-10 上传 | 大小:1kb | 下载:0
[中间件编程] adaptIDFIR
说明:术是继直接频率合成和间接频率合成之后,随着数字集成电路和微电子技术的发展而迅速发展起来的第三代频率合成技术。DDS技术具有相对带宽宽、频-operation is the direct and indirect frequency synthesizer frequency synthesis, With digital integrated circuits and microelectronic technology development and the rapid development<> 在 2025-11-10 上传 | 大小:1kb | 下载:0
[中间件编程] adaptIDFIRW
说明:术是继直接频率合成和间接频率合成之后,随有4~20倍可编程时钟乘法电路,系统最高时钟可达300 MHz,输出频率可达120 MHz,频率转化速度小于1μs。内部有12位D/A转化器、48位可编程频率寄存器和-Surgery is the direct and indirect frequency synthesizer after synthesis, with 4 ~ 20 times the programmable clock multiplication circuit, the sys<> 在 2025-11-10 上传 | 大小:1kb | 下载:0
[中间件编程] Adaptnoise
说明:滤波器噪音干扰之适应DSp编程设计程序,只有一点一旦。-filter noise interference adapt DSp program design process, there is only one event.<> 在 2025-11-10 上传 | 大小:1kb | 下载:0
[中间件编程] aliasing
说明:大俄罗斯民用机电产品对华出口作出了积极努力,对能源、航空、医疗设备贸易进行了规划,能源资源领域合作取得了积极进展,俄远东石油管道建设工程已经启动,俄罗斯支持中国企业参与俄罗-large Russian civilian mechanical and electrical products exports to China have made positive efforts in the energy, aviation, medical equipment trade in the plann<> 在 2025-11-10 上传 | 大小:1kb | 下载:0
[中间件编程] pwm_VerilogHDLV1.1
说明:本软件在CPLD上实现数字PWM控制,用Verilog HDL语言编写,在MAX PLUS II调试成功,可用-the software on the CPLD digital PWM control, using Verilog HDL language, MAX PLUS II in debugging success can be<wjz> 在 2025-11-10 上传 | 大小:227kb | 下载:0