[LabView] cRIO_visa_LV86

说明：labview serial port crio la bview serial port crio la bview serial port crio labview serial port crio la bview serial port crio-labview serial port crio labview serial port crio labview serial port crio labview serial port crio labview serial port
<bacha> 在 2025-06-21 上传 | 大小：28kb | 下载：0

[编辑器/阅读器] cog

说明：This model defines the spectrum sensing in cognitive radio applications
<jagadeesh> 在 2025-06-21 上传 | 大小：28kb | 下载：1

[LabView] Temperature-Analysis

说明：在labview里搭建一个温度分析仪，可以显示温度的历史曲线，温度是否正常，以及温度的最大、最小值-Make a temperature using labview analyzer can display historical temperature trends, temperature is normal, maximum and minimum temperature
<甘健> 在 2025-06-21 上传 | 大小：28kb | 下载：0

[书籍源码] source-code

说明：Matlab程序设计书籍中的源代码，希望对大家都有用。-the source code of the Matlab program
<yuyantuan> 在 2025-06-21 上传 | 大小：28kb | 下载：0

[编译器/词法分析] Decaf

说明：Jflex lexer analysis test file with java
<john> 在 2025-06-21 上传 | 大小：28kb | 下载：0

[书籍源码] chap3

说明：先进PID控制matlab仿真源代码。典型事例具体说明，清晰易懂。（第三章）-Advanced PID control matlab simulation source code, more typical examples of specific instructions, clear and easy to understand.（Chapter 3）
<> 在 2025-06-21 上传 | 大小：28kb | 下载：0

[Dephi控件源码] 22790-983847-inserer-une-image-dans-une-base-acce

说明：inserer une image dans DBgrid
<a/salam> 在 2025-06-21 上传 | 大小：28kb | 下载：0

[汇编语言] 0728

说明：自己编写的串口调试程序，可以跟设备进行通讯测试用。-Write your own serial debugging procedures, can communicate with equipment test.
<dingyu> 在 2025-06-21 上传 | 大小：28kb | 下载：0

[汇编语言] esqueleto_diagram

说明：PinOut for programming microcontrollers MICROCHIP
<electro_electro> 在 2025-06-21 上传 | 大小：28kb | 下载：0

[编辑器/阅读器] spreadsheet

说明：Spreadsheet application in C++/Qt
<alexanderg1> 在 2025-06-21 上传 | 大小：28kb | 下载：0

[编译器/词法分析] bin_count

说明：i m sending hdl code of dm using verilog and vhdl with all blocks contain fft,ifft,scrambler,transmitter,receiver.-i m sending hdl code of ofdm using verilog and vhdl with all blocks contain fft,ifft,scrambler,transmitter,receiver.
<Nilesh panchal> 在 2025-06-21 上传 | 大小：28kb | 下载：0

[编译器/词法分析] clk_gen

说明：this is a clock generator program by using concurrent language verilog hdl with xilinx ise.
<sagar> 在 2025-06-21 上传 | 大小：28kb | 下载：0