资源列表
[汇编语言] PLL(MSP430_ADF4001_version)
说明:这是基于MSP430的ADF4001模块的代码,对于参加电子设计大赛做锁相环模块的同学很有帮助。-This is based on the MSP430 ADF4001 module code, for participating in electronic design contest for students to do PLL module helpful.<baiyu> 在 2025-05-16 上传 | 大小:24kb | 下载:0
[汇编语言] AT90S2313-Push-Switch-Led-Blinking
说明:AT90S2313 Push Switch Led Blinking<vimal> 在 2025-05-16 上传 | 大小:24kb | 下载:0
[汇编语言] lcd1602_clock
说明:具有一般时钟的功能,且可以通过外部按键矫正时间,还有秒表计时 的功能。-It is a clock and also can count time.You can change the state and time by keys.<杨皮> 在 2025-05-16 上传 | 大小:24kb | 下载:0
[汇编语言] false-answer
说明:汇编语言实现接口实验8人抢答器功能,包括源代码和实验原理及流程图-Assembly language interface experiment eight Responder features, including source code and experimental principles and flow chart<董怡卓> 在 2025-05-16 上传 | 大小:24kb | 下载:0
[汇编语言] module-counter8
说明:用verilog实现8为计数器频率范围20-80kHz,根据DDS原理来一个时钟计数器记一下,n=n+1,根据公式fout=(fc÷x)÷2,fout=80 fc=320,所以n≥2时,再取反,又由公式 fout=(k.fc)÷2^n,k=50hz,fout=80khz,fc=320,所以数据的位宽n≥7。 设计要求两路方波信号的相位差在0-360゜可调,可以根据延时来实现。具体的-8 is realized with verilo<倪飞> 在 2025-05-16 上传 | 大小:24kb | 下载:0