资源列表
[文档资料] MathFormulasAndTables
说明：This Math Formulas & Tables. Maybe useful. -This is Math Formulas & Tables. Maybe useful.<shcho> 在 2025-07-21 上传 | 大小：20.94mb | 下载：0
[软件工程] VHDLcodelock
说明：能够在VHDL环境下实现密码锁的设置与开锁功能，并能更改使用密码，还可以防止抖动-Environment in the realization of VHDL code lock and unlock function of the settings and change the use of passwords, but also to prevent the jitter<张三> 在 2025-07-21 上传 | 大小：180kb | 下载：0
[软件工程] FPGAcodelock
说明：能够在FPGA环境下实现密码锁的设置与开锁功能，并能更改使用密码，还可以防止抖动-Environment can be achieved in the FPGA code lock and unlock function of the settings and change the use of passwords, but also to prevent the jitter<张三> 在 2025-07-21 上传 | 大小：220kb | 下载：0
[软件工程] EDAcodelock
说明：能够在EDA环境下实现四位十进制数字密码锁的设置与开锁功能，并能更改使用密码，还可以防止抖动-EDA environment to achieve four decimal code lock and unlock function of the settings and change the use of passwords, but also to prevent the jitter<张三> 在 2025-07-21 上传 | 大小：132kb | 下载：0
[软件工程] cpudesignvhd
说明：内包含在VHDL环境下的CPU设计原理图和代码以及最后的仿真过程-Within the VHDL environment is included in the CPU design schematics and code, as well as the final simulation<张三> 在 2025-07-21 上传 | 大小：76kb | 下载：0
[软件工程] VHDL_FPGA_FILTER
说明：用VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计-Design using VHDL language FPGA devices based on high sampling rate FIR filter, based on VHDL and CPLD devices, the design of FIR digital filter<玉玲> 在 2025-07-21 上传 | 大小：892kb | 下载：0