资源列表
[软件工程] Clk_Divider
说明:System Verilog Clock Divider module done with impementation, contains the implementes modules inside too.<souhaku> 在 2025-09-30 上传 | 大小:3kb | 下载:0
[软件工程] ModportInterface
说明:Example of how to use Modport in System Verilog.<souhaku> 在 2025-09-30 上传 | 大小:5kb | 下载:0
[文件格式] New-Folder
说明:Stands for "Virtual Reality Modeling Language."<eltnen> 在 2025-09-30 上传 | 大小:657kb | 下载:0
[技术管理] New-C
说明:DataLogger Top - email - Channel sets Add Custom Security System DefaultProperty - Channel Keys ChannelTag - Add field to tchannels. LowTrigger double HighTrigger double TimeToTrigger double User relati<asdsadasdas> 在 2025-09-30 上传 | 大小:440kb | 下载:0
[软件工程] High-precision-measurement
说明:该论文提出来一种精度较高的电流电压信号采集处理方案,对信号处理的提高精度有一定参考价值-This paper presents to a high precision current and voltage signal acquisition and processing program, has a certain reference value to improve the accuracy of the signal processing<wang> 在 2025-09-30 上传 | 大小:460kb | 下载:0