[行业发展研究] erp8

说明：install odoo 8 last steps
<mamdouh> 在 2025-11-20 上传 | 大小：1kb | 下载：0

[文件格式] MonteCarlo

说明：This is Method Monte Carlo. applied to an engineering problems. This file has the method write in matlab.
<Laura Dias> 在 2025-11-20 上传 | 大小：203kb | 下载：0

[软件工程] erp

说明：way use odoo in my firm
<mamdouh> 在 2025-11-20 上传 | 大小：11kb | 下载：0

[软件工程] TestDisk-master

说明：TestDisk-master it carvers multimadia files
<zaki> 在 2025-11-20 上传 | 大小：1.03mb | 下载：0

[软件工程] gerber

说明：很好的gerber文件修改软件，很好用。方便修改gerber文件。-Good gerber file to modify the software, easy to use. Easy to modify gerber files.
<姚华> 在 2025-11-20 上传 | 大小：5.32mb | 下载：0

[软件工程] ParallelQuickSort

说明：parallel quicksort algorithm and implimentation
<eco40> 在 2025-11-20 上传 | 大小：60kb | 下载：0

[软件工程] OMP

说明：OMP algorithm,MP, observation matrix-this file introduces many details of OMP algorithm and how to realize it.
<张译戈> 在 2025-11-20 上传 | 大小：14.07mb | 下载：0

[文件格式] art-net

说明：Art-Net 网络DMX协议原文(英文板)-Art-Net is an Ethernet protocol based on the TCP/IP protocol suite. Its purpose is to allow transfer of large amounts of DMX512 data over a wide area using standard networking technology.
<lin> 在 2025-11-20 上传 | 大小：1010kb | 下载：0

[软件工程] Computational_Fluid_Dynamics

说明：非常好的 计算流体力学电子书！！！非常适合初学者自学-Very good CFD ebook! ! ! Very suitable for beginners self! ! !
<王> 在 2025-11-20 上传 | 大小：6.4mb | 下载：0

[软件工程] SiI-1161_videodesign

说明：DVI 接收器晶片支援显示器的数位影像输入信号并高达UXGA/1080p 解析度，可转换成ttl讯号进行面板点亮。-DVI digital video input signal receivers wafer support display and up to UXGA/1080p resolution can be converted into a ttl signal panel lights.
<CHENjunlin> 在 2025-11-20 上传 | 大小：522kb | 下载：0

[文档资料] bpwt

说明：神经网络算法和小波分解与重构，BP（Back Propagation）网络，是一种按误差逆传播算法训练的多层前馈网络-Neural network algorithm and wavelet decomposition and reconstruction, BP (Propagation Back) network, is a kind of multilayer feedforward network trained by the error back propagation algorit
<wangjunke> 在 2025-11-20 上传 | 大小：3kb | 下载：0

[软件工程] fec_code

说明：The Slow Peripherals Clock Group includes the McBSPs, I2C, and the UART. The input clock to this clock group is taken the output of divider 2 (D2). by default, the divider is set to divide its input clock by four, but the divide value can be chan
<ehsan> 在 2025-11-20 上传 | 大小：4kb | 下载：0