资源列表
[软件工程] Clocking-in-Modern-VLSI-Systems
说明:关于数字vlsi集成电路的时钟设计问题,时钟对vlsi的重要性大家都明白的。-The clock on the digital vlsi integrated circuit design, the clock on the importance of vlsi all understand.<李明> 在 2025-06-25 上传 | 大小:7.93mb | 下载:0
[软件工程] digital-system-clocking
说明:关于数字vlsi集成电路的时钟设计问题,时钟对vlsi的重要性大家都明白的。-The clock on the digital vlsi integrated circuit design, the clock on the importance of vlsi all understand.<李明> 在 2025-06-25 上传 | 大小:11.71mb | 下载:0
[软件工程] Digital-Signal-Processing
说明:刚出来的新版书籍,关于这本书的影响力,在数字信号处理领域大家都明白的-Just out of the new book, about the book' s influence, in all areas of digital signal processing to understand<李明> 在 2025-06-25 上传 | 大小:10.21mb | 下载:0
[软件工程] ISE-TIMING-analyse-for-chinese-
说明:ISE在时序约束时详细步骤.针对高速时钟下的时序不满足时的设计.-ISE timing constraint in the detailed steps.<xyq3791> 在 2025-06-25 上传 | 大小:266kb | 下载:0
[软件工程] Cadence-Allegro
说明:从原理图到最后的PCB发板,手把手的教会你用cadence allegro,是初学者必备的过程-From schematic to PCB issued the final panels, hands-on will teach you to cadence allegro, is an essential process for beginners<xyq3791> 在 2025-06-25 上传 | 大小:1.2mb | 下载:0
[软件工程] good-feature-to-track
说明:shi&Tomasi 关于角点检测的经典论文-shi & Tomasi corner detection on the classic paper<夏天> 在 2025-06-25 上传 | 大小:785kb | 下载:0
[软件工程] syn_fifo
说明:基于systemverilog的异步fifo-fifo of design ,system verilog<weiwenqiang> 在 2025-06-25 上传 | 大小:1kb | 下载:0