[软件工程] bai4

说明：a 16 bits counter using verilog
<atula136> 在 2025-10-11 上传 | 大小：1.82mb | 下载：0

[软件工程] slidingmcontroller

说明：sliding mode controller -- for single stage boost inverter
<manish> 在 2025-10-11 上传 | 大小：11kb | 下载：0

[软件工程] a_time_counter_using_verilog

说明：a time counter using verilog
<atula136> 在 2025-10-11 上传 | 大小：554kb | 下载：0

[软件工程] boost_inv

说明：A novel boost inverter model with sliding controller
<manish> 在 2025-10-11 上传 | 大小：9kb | 下载：0

[软件工程] a_bcd_counter_using_verilog

说明：3 bits bcd counter using verilog
<atula136> 在 2025-10-11 上传 | 大小：431kb | 下载：0

[软件工程] PV_Buck

说明：Buck converter- design and implemented mppt using buck converter
<manish> 在 2025-10-11 上传 | 大小：13kb | 下载：0

[软件工程] gridconn

说明：inverter- design for grid connected applications
<manish> 在 2025-10-11 上传 | 大小：10kb | 下载：0

[软件工程] 2007329164487749

说明：实时操作系统简介，关于RTOS的ucos-ii，-About real-time operating system, on the RTOS of ucos-ii,
<yangchengwang> 在 2025-10-11 上传 | 大小：128kb | 下载：0

[软件工程] 109179-1

说明：网关.模拟时间的网关，其事也是装逼用的，没什么含量-wangguan
<旺盛> 在 2025-10-11 上传 | 大小：221kb | 下载：0

[软件工程] NewTextDocument

说明：this file help to learn c++ language
<adddol> 在 2025-10-11 上传 | 大小：170kb | 下载：0

[软件工程] ppt

说明：北京邮电大学,计算机系,软件工程PPT. 版权归肖丁老师所有 转载请注明-Beijing University of Posts and Telecommunications, Department of Computer Science, Software Engineering PPT. Copyright Xiaoding reserved Please indicate all the teachers
<CC> 在 2025-10-11 上传 | 大小：1.83mb | 下载：0

[软件工程] DirectX_Updater

说明：Do I HAVE to backannotate to use these models? No but, to ensure correct results, you must pass the correct values to the models s generics. This can be done by editing the model s instantiations in your netlist. SDF backannotation may be easier
<Boris> 在 2025-10-11 上传 | 大小：1.15mb | 下载：0