[软件工程] dingdianchengfaqisheji

说明：目录: 0、 约定 1、 无符号数一位乘法 2、 符号数一位乘法 3、 布思算法(Booth algorithm) 4、 高基(High Radix)布思算法 5、 迭代算法 6、 乘法运算的实现——迭代 7、 乘法运算的实现——阵列 8、 乘加运算 9、 设计示例1 —— 8位、迭代 1、 实现方案1 —— 一位、无符号 2、 实现方案2 —— 一位、布思 3、 实现方案3 —— 二位 10、设计示例2 —— 16位、
<少华> 在 2025-07-28 上传 | 大小：373kb | 下载：0

[软件工程] VerilogHDLshejifengpingqihe32weijishuqi

说明：本文件介绍的是用VerilogHDL语言设计分频器和32位计数器.-This paper presents the design using Verilog HDL language Frequency Divider and 32 counters.
<少华> 在 2025-07-28 上传 | 大小：155kb | 下载：0

[软件工程] vhdl2DPSK

说明：用VHDL设计了一种2DPSK信号产生器，测试和实际应用表明其性能稳定可靠。-VHDL design of a 2DPSK Signal Generator, testing and practical application show that its performance is stable and reliable.
<少华> 在 2025-07-28 上传 | 大小：321kb | 下载：0

[软件工程] SPC-0366chengkongshuzijiaohuanjihujiaochuliruanjia

说明：本文件是关于SPC-0366程控数字交换机呼叫处理软件设计,包括完整概要设计和详细设计.-this document is on the SPC-0366 digital program- controlled switchboards, call processing software design, including complete summary of the design and detailed design.
<少华> 在 2025-07-28 上传 | 大小：691kb | 下载：0

[软件工程] tcpdump-3.9.1

说明：一个很不错的稳当,可以了解很多方面的知识-a very good sound, and can understand many aspects of knowledge
<黄先生> 在 2025-07-28 上传 | 大小：803kb | 下载：0

[软件工程] ASPhelper

说明：ASP编程完全手册,CHM格式,方便使用-ASP programming entirely manual, CHM format, ease of use
<654321> 在 2025-07-28 上传 | 大小：532kb | 下载：0

[软件工程] rbfnetwork.m

说明：use in the matlab NN network RBF network-use in the NN network Matlab RBF network
<wekuj kuo> 在 2025-07-28 上传 | 大小：1kb | 下载：0

[软件工程] java_and_flash

说明：关于java与flash通讯的技术资料，值得学习-on java and flash communication of technical information, it is worth learning
<> 在 2025-07-28 上传 | 大小：401kb | 下载：0

[软件工程] ASCIIpdf

说明：ASCII.pdf ASC码的电子文档很实用-ASCII.pdf ASC code very practical electronic files
<道德法> 在 2025-07-28 上传 | 大小：10kb | 下载：0

[软件工程] UCOSIIALL

说明：UCOSII 中文资料全部共十二章，含目录-UCOSII Chinese data for a total of 12 chapters, including directory
<道德法> 在 2025-07-28 上传 | 大小：1.85mb | 下载：0

[软件工程] cpldcodec

说明：用CPLD控制曼彻斯特编解码器，很详细的文字说明。-with CPLD control of Manchester codecs, very detailed notes.
<li> 在 2025-07-28 上传 | 大小：119kb | 下载：0

[软件工程] verilog50%

说明：本文主要介绍了50％占空比三分频器的三种设计方法，并给出了图形设计、VHDL设计、编译结果和仿真结果。设计中采用EPM7064AETC44-7 CPLD，在QUARTUSⅡ4.2软件平台上进行。 -This paper introduces a 50% duty cycle three dividers of the three design methods, and gives the graphic design, VHDL design, compile results and the
<li> 在 2025-07-28 上传 | 大小：183kb | 下载：0