资源列表

« 1 2 ... .81 .82 .83 .84 .85 1486.87 .88 .89 .90 .91 ... 8587 »

[软件工程c++xiangjie

说明:C++内存管理详解,讲的不错,可以参考,肯定对你有帮助的-C++ Explain memory management, talking about good, can refer to is definitely helpful for you
<王晓鹏> 在 2025-05-18 上传 | 大小:14kb | 下载:0

[软件工程Ali_M5635_USB2

说明:ALI 公司的USB OTG的芯片资料,真正能达到USB 2.0的速度-ALI s USB OTG chip data can be attained the speed of USB 2.0
<黄宇进> 在 2025-05-18 上传 | 大小:14kb | 下载:0

[软件工程caiyangSPWm

说明:采用不对称规则采样法生成三相SPWM波的开环调速控制程序-Asymmetric rules used to generate three-phase sampling SPWM wave of open-loop speed control procedures
<pu> 在 2025-05-18 上传 | 大小:14kb | 下载:0

[软件工程123

说明:主要是软件工程的系统说明,即详细的需求分析说明书。-Primarily software engineering, system descr iption, the detailed analysis of the demand specification.
<at> 在 2025-05-18 上传 | 大小:14kb | 下载:0

[软件工程51

说明:51程序模块-51 program modules
<su> 在 2025-05-18 上传 | 大小:14kb | 下载:0

[软件工程zuo

说明:软件工程\考勤管理系统可行性分析报告.doc-Attendance Management System Software Engineering Feasibility Analysis Report. Doc
<zuojuxian> 在 2025-05-18 上传 | 大小:14kb | 下载:0

[软件工程fre_ctrl

说明:利用verilog语言,从上至下层次管理的设计思想;Verilog HDL的行为描述和结构描述,实现8位频率计,4个0检测修正电路的原理说明-The use of Verilog language, top-down hierarchical management design idea Verilog HDL descr iption of the behavior and structure of a descr iption o
<黎明> 在 2025-05-18 上传 | 大小:14kb | 下载:0

[软件工程SoftwareDevelopmentPlan

说明:符合IEEE Standard 1058.1-1987的软件开发计划英文模板-In line with the IEEE Standard 1058.1-1987 English software development plan template
<SuHe> 在 2025-05-18 上传 | 大小:14kb | 下载:0

[软件工程socket_little

说明:socket知识介绍,Socket建立过程详细描述,TServerSockett和TClientSocket的源代码-socket knowledge introduced, Socket detailed descr iption of the process of establishing, TServerSockett and TClientSocket source code
<bobi> 在 2025-05-18 上传 | 大小:14kb | 下载:0

[软件工程HowtoimprovetheaccuracyofNC

说明:如何提高数控机床的精度,关于数控机床的精度提高问题-How to improve the accuracy of CNC machine tools (DOC 8 pages)
<jx397> 在 2025-05-18 上传 | 大小:14kb | 下载:0

[软件工程Ohmmeter

说明:The project designs ohmmeter using labview.
<krishna> 在 2025-05-18 上传 | 大小:14kb | 下载:0

[软件工程clk4

说明:clk4 时钟分频设计用于FPGA入门设计-clk4 clock divider is designed for FPGA design entry
<lijie> 在 2025-05-18 上传 | 大小:14kb | 下载:0
« 1 2 ... .81 .82 .83 .84 .85 1486.87 .88 .89 .90 .91 ... 8587 »

源码中国 www.ymcn.org