资源列表
[软件工程] median
说明:中值滤波的实现,该代码使用的是verilog 语言 module median(clk,reset,load,din,mult,dout,over,a3,b3,c3,a2,b2,c2,a1,b1,c1)-Median filter implementation, the code using verilog language module median (clk, reset, load, din, mult, dout, over, a3, b3, c3, a2, b2, c2, a1,<刘文英> 在 2025-07-17 上传 | 大小:2kb | 下载:0
[软件工程] sdfgswgfwg
说明:约瑟夫循环问题,编号为123,,,n个人围成一圈,从第一个人开始报数,报道m的人出圈,再从他的下一个人起重新报数,报道m时停止,报m的出圈,如此下去知道结束-loop<chen> 在 2025-07-17 上传 | 大小:2kb | 下载:0