[其它资源] clock

说明：c语言写的时钟程序,适合初学者学习,大家切磋,指点指点
<彭忠伟> 在 2008-10-13 上传 | 大小：5.43kb | 下载：0

[其它资源] FormNetworkInterface

说明：Vb.net主要是如何取得PC網路端的相關訊息
<jenkang> 在 2008-10-13 上传 | 大小：5.09kb | 下载：0

[其它资源] ToyFDTD1-v1.03.tar

说明：toyFDTD一个简单的三维FDTD的程序用Fortran编的
<binbin> 在 2008-10-13 上传 | 大小：30.19kb | 下载：0

[其它资源] viterbi

说明：介绍了viterbi译码器的编解码器的设计，包括decoder.v,encoder.v.control.v,ram.v等，压缩 包里面有pdf说明
<yaoyongshi> 在 2008-10-13 上传 | 大小：61.46kb | 下载：0

[其它资源] fpgrowth

说明：fpgrowthApriori源码.rar C++实现的噢
<chenzhiwang> 在 2008-10-13 上传 | 大小：7.61kb | 下载：0

[其它资源] CORDIC

说明：介绍了CORDIC数字计算机的设计，采用的是verilogHDL,在modelsim上可以实现仿真验证，压缩包中包含CORDIC的工作结构图，比较详细
<yaoyongshi> 在 2008-10-13 上传 | 大小：138.33kb | 下载：0

[其它资源] Apriori

说明：Apriori源码 C++实现的啊
<chenzhiwang> 在 2008-10-13 上传 | 大小：65.5kb | 下载：0

[其它资源] add

说明：介绍了carry_chain_adder，carry_skip_adder,ipple_carry_adder三种常用的加法器，采用verilogHDL语言，利用modelsim软件仿真验证，压缩包中包含有流程图
<yaoyongshi> 在 2008-10-13 上传 | 大小：364.01kb | 下载：0

[其它资源] divider

说明：介绍了除法器的设计，采用verilogHDL语言，利用modelsim仿真验证，压缩包中包含了流程图
<yaoyongshi> 在 2008-10-13 上传 | 大小：81.96kb | 下载：0

[其它资源] multiple

说明：介绍了几种常用的乘法器的设计，carry_save_mult，ripple_carry_mult等，压缩包中包含结构流程图，用verilogHDL语言，采用modelsim仿真验证
<yaoyongshi> 在 2008-10-13 上传 | 大小：260.15kb | 下载：0

[其它资源] t6963-071107

说明：s3c2410平台，linux-2.4.18内核，控制芯片T6963的frambuff底层驱动
<刘丙毓> 在 2008-10-13 上传 | 大小：9.18kb | 下载：0

[其它资源] s3c2410-ps2

说明：s3c2410平台，linux-2.4.18内核，I/O口模拟ps/2口键盘驱动,含Makefile,直接编译使用
<刘丙毓> 在 2008-10-13 上传 | 大小：83.51kb | 下载：0