[其它资源] alu

说明：4bit ALU（运算逻辑单元）的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入，A和B分别是4位的数据输入，S0、S1、M分别为一位的功能选择输入信号；Cout是一位的进位输出，F是4为的运算结果输出。
<chenyi> 在 2008-10-13 上传 | 大小：1.56kb | 下载：0

[其它资源] crc73

说明：matlab实现（7，3）循环码编码很简单
<张行> 在 2008-10-13 上传 | 大小：6.43kb | 下载：0

[其它资源] pwm

说明：ARM7的PWM应用程序，对于学习PWM编程很有帮助
<laofuzi> 在 2008-10-13 上传 | 大小：120.71kb | 下载：0

[其它资源] systolic

说明：脉动乘法器：一个GF(2m)域上的Digit-Serial 脉动结构（Systolic）的乘法器
<chenyi> 在 2008-10-13 上传 | 大小：2.44mb | 下载：0

[其它资源] PXA3XX_solution_schematic

说明：本人以前做过的pxa300+GPS方案,因为项目被停后.一些资料可供有需要之人来学习.如果有商业用处,可以找我要细谈 文档内有详细的消息
<郭福珍> 在 2008-10-13 上传 | 大小：151.03kb | 下载：0

[其它资源] ARMT

说明：ARM7的定时器编程，对处学者有很大的帮助
<laofuzi> 在 2008-10-13 上传 | 大小：239.79kb | 下载：0

[其它资源] multiplier

说明：8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器，在这里主要起了两个作用：第一个是在求部分积单元时，当编码为3x时用来输出部分积；另外一个是在将部分积加起来时，求3到6位时所用到。 2． ultiplier_quick_add_5 即5位的并行全加器，这里用来分别计算积的7到11位和12到16位。 3． ultiplier_unit_4 这个模块是用来实现部分积的，每一个模块实现一个部分积的4位，因此一个部分
<chenyi> 在 2008-10-13 上传 | 大小：9.75kb | 下载：0

[其它资源] vhdl_180gelizi

说明：VHDL的一些实例。 有加法器。存储器之类的。基本模块
<KKKK> 在 2008-10-13 上传 | 大小：110.67kb | 下载：0

[其它资源] walat

说明：小波变换，用Harr小波分解一个二维的信号（图像），高【频和低频
<yuyuan> 在 2008-10-13 上传 | 大小：1.08kb | 下载：0

[其它资源] 16_multi

说明：16*16有符号乘法器的  编码方式：Booth编码，  拓扑结构：简单阵列  加法器：Ripple Carry Adder
<chenyi> 在 2008-10-13 上传 | 大小：29.89kb | 下载：0

[其它资源] annpdf

说明：人工神经网络（ANN）的电子稿讲义 希望对神经网络有兴趣的各位朋友有帮助
<王月领> 在 2008-10-13 上传 | 大小：586.79kb | 下载：0

[其它资源] SVMMatlabToolBar1.0

说明：支持向量机Matlab工具箱1.0 该工具箱包括了二种分类,二种回归,以及一种一类支持向量机算法 工具箱中所有程序均在Matlab6.5环境中调试通过
<王月领> 在 2008-10-13 上传 | 大小：224.09kb | 下载：0