资源列表
[其它资源] ClkScan
说明:此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块,一个提供同步信号(H_SYNC和V_SYNC)及像素位置信息;另一个接收像素位置信息,并输出颜色信号。这样便于进行图形修改,同时也容易实现- This design uses Verilog the HDL hardware language design, realizes on the palm space development board Divides into two stature<huhu> 在 2008-10-13 上传 | 大小:896.04kb | 下载:0
[其它资源] qdq_new
说明:采用Verilog HDL设计,在掌宇智能开发板上得到实现 根据抢答器的原理,整个电路可划分为三部分:采样电路、门控电路和译码电路- Uses Verilog the HDL design, obtains the realization basis on the palm space intelligence development board to snatch the answering principle, the entire electric circuit may divi<huhu> 在 2008-10-13 上传 | 大小:64.03kb | 下载:0
[其它资源] second&clk
说明:开发系统上采用的时钟信号的频率是20MHz,可分别设计计数器对其计数,包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出,这样就构成了一个电子日历和时钟的模型。为了可以随意调整计数值,还应包含设定计数初值的电路<huhu> 在 2008-10-13 上传 | 大小:328.8kb | 下载:0
[其它资源] Music_altera
说明:采用Verilog HDL设计,在Altera EP1S10S780C6开发板上实现 选取6MHz为基准频率,演奏的是梁祝乐曲 - Uses Verilog the HDL design, development board realizes in Altera on the EP1S10S780C6 selects 6MHz is the datum frequency, the performance is Liang wishes the music<huhu> 在 2008-10-13 上传 | 大小:637.12kb | 下载:0
[其它资源] 51定时器初始值计算器
说明:51定时器初始值计算器(初学单片机的好工具)-51 timer starting value calculator (begins studies monolithic integrated circuit good tool)<吕吕> 在 2008-10-13 上传 | 大小:9.58kb | 下载:0
[其它资源] 单片机C语言的精确延时程序设计
说明:单片机C语言的精确延时程序设计,很有用的哦- The monolithic integrated circuit C language precise time delay programming, is very useful oh<吕吕> 在 2008-10-13 上传 | 大小:2.35kb | 下载:0
[其它资源] 网络通信处理器S3C4510B的网口驱动设计.
说明:网络通信处理器S3C4510B的网口驱动设计(ARM)- Network correspondence processor S3C4510B net mouth actuation design (ARM)<吕吕> 在 2008-10-13 上传 | 大小:3.52kb | 下载:0
[其它资源] AVR单片机CRC校验码的查表与直接生成.zi
说明:AVR单片机CRC校验码的查表与直接生成-AVR monolithic integrated circuit CRC verification code Zha Biao with directly produces<吕吕> 在 2008-10-13 上传 | 大小:4.98kb | 下载:0
[其它资源] 《现代商业企业物流系统管理》 doc格式
说明:对it人士来说,学习现代物流知识是佷有用的- Said to the it public figure that, the study modern age flows the knowledge is 鈻<邓海峰> 在 2008-10-13 上传 | 大小:152.93kb | 下载:0