[其它资源] pointtopointDijkstraAlgrithms

说明：具有图形化界面的一个路由模拟程序。路由算法为Dijkstra算法。具有求出图中任意节点间所有最短路径以及最短路径子图的功能。这是一个点对点(S-T)Dijkstra算法的改进。用于求两点间的所有最短路径。-graphical interface with the simulation of a routing procedures. Routing algorithm Dijkstra algorithm. With map obtained arbitrary nodes all the sh
<阎一> 在 2008-10-13 上传 | 大小：3.06kb | 下载：0

[其它资源] rational1

说明：一个有理数可以表示成分子与分母都是整数的一个分数。定义一个表示有理数的类Rational（包括方法的实现），-a rational elements can be expressed as the denominator are integral with a score. A definition of the category, said Rational Rational (including the method of achieving)
<zhangbb> 在 2008-10-13 上传 | 大小：3.06kb | 下载：0

[其它资源] coordinatexyz

说明：使用VRML编写的可以让物体自由旋转的代码！可以用到智能房屋中！-prepared by the use of VRML object allows free rotation of code! Smart could be applied to housing!
<阿荣> 在 2008-10-13 上传 | 大小：3.06kb | 下载：0

[其它资源] VB.SQLServer

说明：用VB远程连接SQL Server2000数据库-VB Remote SQL Server 2000 database
<chenyf> 在 2008-10-13 上传 | 大小：3.06kb | 下载：0

[其它资源] ARM-MCU-INI-SCRIPT

说明：三星arm cpu开发资料，资料详尽，供开发者参考！-Samsung arm cpu development information, detailed information for the development of reference materials.
<苏可> 在 2008-10-13 上传 | 大小：3.06kb | 下载：0

[其它资源] m2

说明：用C51编写的现场总线多机通讯程序，这个程序调试通过，现在应用在微机数据采集系统中。
<汪毅> 在 2008-10-13 上传 | 大小：3.06kb | 下载：0

[其它资源] 12864

说明：12864液晶显示程序,可显示汉字,字符,程序清晰移动.
<王庆龙> 在 2008-10-13 上传 | 大小：3.06kb | 下载：0

[其它资源] Bank

说明：A bank clien/server example implemented by RMI, to perform functions of creatAccount and accessAccount
<Yan Tang> 在 2008-10-13 上传 | 大小：3.06kb | 下载：0

[其它资源] RTOSshuixiangqu

说明：使用8051系列单片机时，单片机资源也常有富余，CPU一般情况只是空转，这为它使用RTOS创造了条件，本文介绍使用RTOS的好处！
<郭俊> 在 2008-10-13 上传 | 大小：3.06kb | 下载：0

[其它资源] Rail

说明：用VB语言编写铁路的图例，应用在地图显示中
<liangyonghui> 在 2008-10-13 上传 | 大小：3.06kb | 下载：0

[其它资源] 银行业务模拟

说明：数据结构课程设计,一个简单的银行业务模拟.在c++环境下调试通过.-data structure curriculum design, a simple simulation of the banking business. C in the environment through debugging.
<程耕中> 在 2008-10-13 上传 | 大小：3.06kb | 下载：0

[其它资源] 分频器FENPIN1

说明：EDA中常用模块VHDL程序，不同时基的计数器由同一个外部是中输入时必备的分频函数。分频器FENPIN1/2/3(50分频=1HZ，25分频=2HZ，10分频=5HZ。稍微改变程序即可实现)-EDA VHDL modules commonly used procedure, the time - with a counter by the external input is required when the sub-frequency functions. Frequency Divider
<李培> 在 2008-10-13 上传 | 大小：3.06kb | 下载：0