资源列表
[其它资源] CPU卡的接口特性传输协议与读写程序设计
说明：介绍ISO7816－4及中国金融集成电路（IC）卡规范所规定的T=0协议的CPU卡与终端之间的接口特性和传输协议，及以C51语言设计的CPU卡复位、下电及读写程序。 -introduced ISO7816-4 and China's financial IC (IC) card, which is the T = 0 agreement the CPU card and the interface between terminals and transmission characte<大师傅> 在 2008-10-13 上传 | 大小：9.62kb | 下载：2
[其它资源] linkin=linkout
说明：在web信息检索中，为了计算网页在检索结果中的排序，可以用网页的authority和hubness来表示网页的重要程度。-in web information retrieval, in order to calculate the website of the search results, in order of can the authority's website and the website said hubness to the degree of importance.<陈海山> 在 2008-10-13 上传 | 大小：9.63kb | 下载：0
[其它资源] alittlegame
说明：一个windows的小游戏，用vc编写，适合初学windows编程的编程者学习-windows of a small game, using vc preparation, windows programming suitable for beginners learning programming<sdfsd> 在 2008-10-13 上传 | 大小：9.62kb | 下载：0
[其它资源] BesselEarth
说明：Bessel大地主题解算,实现大地主题正反算-Bessel earth theme solution and achieve positive and negative theme of the earth count<lshtu> 在 2008-10-13 上传 | 大小：9.62kb | 下载：0
[其它资源] CComm
说明：button of Xp style,provide some infterface of the button control!-button of Xp style, infterface provide some control of the button!<dreamcoder> 在 2008-10-13 上传 | 大小：9.63kb | 下载：0
[其它资源] VERILOGBLOCK
说明：在blocking 模块中按如下写法，仿真与综合的结果会有什么样的变化？作出仿真 波形，分析综合结果。 -in blocking module by the following wording, simulation and synthesis of the results will be what kind of changes? Make simulation waveform analysis and comprehensive results.<周正华> 在 2008-10-13 上传 | 大小：9.63kb | 下载：0
[其它资源] manchester_verilog
说明：这时manchesite编码，VERILOG语言，VHDL的找本站我发的帖子-manchesite time coding, VERILOG language, VHDL I find a site in a posting<李无志> 在 2008-10-13 上传 | 大小：9.62kb | 下载：0