资源列表
[其它资源] adder16bit
说明:16位高速加法器,采用verilog语言编写,已经成功仿真,能够运行<modelsims> 在 2008-10-13 上传 | 大小:2.15kb | 下载:0
[其它资源] 200114072樊天麒第一次实验子句归结
说明:人工智能课程的实验中用C语言环境实现子句归结的算法和反映-experimental artificial intelligence courses using C language environment to achieve phrase attributed to the algorithm and reflect<huyt> 在 2008-10-13 上传 | 大小:2.15kb | 下载:0