[其它资源] jordan

说明：本源代码使用mpi语言实现。基于smp平台。
<322> 在 2008-10-13 上传 | 大小：2.58kb | 下载：0

[其它资源] redbootmanual

说明：redboot的使用说明，比较适合初学者。如果你是老鸟，就不用下了
<de> 在 2008-10-13 上传 | 大小：150.96kb | 下载：0

[其它资源] roseuml

说明：rose uml电子书籍，比较好的uml学习用书。
<huangjc> 在 2008-10-13 上传 | 大小：3.92mb | 下载：0

[其它资源] QQFace

说明：实现访QQ界面.仅供初学者参考,如果有不足之处,请大家共同研究
<chenlisheng> 在 2008-10-13 上传 | 大小：83.51kb | 下载：0

[其它资源] SIA_ISPTool

说明：LPC21xxISP 烧写软件,欢迎使用!
<李征> 在 2008-10-13 上传 | 大小：9.77kb | 下载：0

[其它资源] workbook_model_visio_and_word

说明：visio使用电子书籍，比较好用，推荐使用
<huangjc> 在 2008-10-13 上传 | 大小：593.31kb | 下载：0

[其它资源] DCT

说明：altera fpga verilog 设计的基于查找表的DCT程序及zigzag扫描程序，已经过matlab 和modelsim 验证，文件中包含TESTBENCH ，直接可用
<alison> 在 2008-10-13 上传 | 大小：14.69mb | 下载：0

[其它资源] 78

说明：题目：有一个已经排好序的数组。现输入一个数，要求按原来的规律将它插入数组中。 1. 程序分析：首先判断此数是否大于最后一个数，然后再考虑插入中间的数的情况，插入后 　　　　　此元素之后的数，依次后移一个位置。 2.程序源代码：
<雨哲> 在 2008-10-13 上传 | 大小：2.01kb | 下载：0

[其它资源] asynch_fifo

说明：FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输，已验证，直接可用
<alison> 在 2008-10-13 上传 | 大小：1003.91kb | 下载：0

[其它资源] an_dcfifo_top_restored

说明：alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输 ，值得学习。
<alison> 在 2008-10-13 上传 | 大小：906.86kb | 下载：2

[其它资源] DE2_LCM_CCD

说明：在altera DE2 的开发板上采集图像，到lcd显示的原程序 。
<alison> 在 2008-10-13 上传 | 大小：3.28mb | 下载：0

[其它资源] Mixed-Language_Programming_of_CSharp_and_Fortran_u

说明：在.Net平台下C#和Fortran的混合语言编程.pdf
<合愀> 在 2008-10-13 上传 | 大小：308.84kb | 下载：0