搜索资源列表
dianzishezhong
- 电子时钟 EDA 基本要求： 24小时计数显示； 具有校时功能（时，分） 附加要求 1、秒表功能（复位，计时-Electronic clock EDA basic requirements: a 24-hour count showed with a school function (hours, minutes,) Additional requirement 1, stopwatch functions (re
elecoclock
- VHDL多功能时钟设计~~24小时制~带闹钟-VHDL design of multi-functional clock ~ ~ ~ 24 hours with alarm system
vhdl-digital-clock-design
- 设计一个具有特定功能的数字电子钟。准确计时，以数字形式显示h、min、s 的时间。小时的计时要求为二十四进位，分和秒的计时要求为六十进位。 该电子钟上电或按键复位后能自动显示系统提示00-00-00，进入时钟准备状态；第一次按电子钟功能键，电子钟从0时0分0秒开始运行，进入时钟运行状态；再次按电子钟功能键，则电子钟进入时钟调整状态，此时可利用各调整键调整时间，调整结束后可按功能键再次进入时钟运行状态。 -Designed wit
DigitalClock
- VHDL的数字时钟程序 24小时计数显示； 具有校时功能（时，分） ； 实现闹钟功能（定时，闹响）；-VHDL digital clock counting procedures showed that 24 hours with a school function (hours, minutes) the realization of an alarm clock function (timing, downtown
Time
- 24小时时钟设计程序，含有时，分，秒的电路设计，基于VHDL语言，用Quartus 2程序实现。-24-hour clock design process, with hour, minute, second circuit design, based on the VHDL language, using Quartus 2 program.
myclock
- 用VHDL语言实现一个能显示时、分、秒的时钟：可分别进行时和分的手动校正；12小时、24小时计时制可选，12小时制时有上下午指示；当计时到预定时间（此时间可手动设置）时，扬声器发出闹铃信号，闹铃时间为10秒，可提前终止闹铃。-VHDL language used to achieve a display hours, minutes and seconds of the clock: when can be manually corre
clock
- 本文档采用VHDL语言编写了一个数字时钟的程序，该数字时钟采用24小时制计时，可以实现整点报时，时间设置，闹钟等功能。最小分辨率为1秒。-VHDL language in this document using a digital clock to prepare the procedure, the digital clock 24-hour time system, you can bring the whole point of
clock
- 有时分秒显示，定时功能，24小时12小时转换的时钟vhdl编写-Sometimes, minutes and seconds display, timing function, a 24-hour clock 12-hour conversion write vhdl
yt7132_clock
- 用VHDL语言编写的12/24小时时钟，利用EDA系统软件QuartusII环境下基于FPGA/CPLD的数字系统设计方法-VHDL language with the 12/24 hour clock, the use of EDA software QuartusII environment based on FPGA/CPLD design of digital system
VHDL-ALARM
- 要求设计一个带闹钟功能的24小时计时器 它包括以下几个组成部分： ① 显示屏：4个七段数码管显示当前时间(时：分)或设置的闹钟时间；一个发光二极管以1HZ的频率跳动，用于显示秒； ② 按键key1，用于设置调时还是调分； ③ 按键key2，用于输入新的时间或新的闹钟时间，每按下一次，时或分加1； ④ TIME(时间)键，用于确定新的时间设置； ⑤ ALARM(闹钟)键，用于确定新的闹钟时间设置，或显示已设
shizhong
- vhdl电子时钟（24小时制，时、分、秒）描述-VHDL electronic clock (24 hours to make, points seconds) descr iption
digital-clock-for-vhdl
- 6数码管显示时钟，带调时功能，能设置闹钟，闹钟响可人为停止，整点报时，带屏保，12和24小时制手动切换，可人为设置时间为倒计时-failed to translate
FPGA---Electronic-clock
- FPGA中用VHDL编写24小时普通电子时钟，可实现复位，程序整体写成，没有用到例化语句。-Electronic clock
Timer_New
- 数字时钟，24小时显示功能 但是清零有问题-Timer for vhdl
ClockQUARTUSVHDL
- 12/24小时数字时钟VHDL设计 包括顶层文件的设计和VHDL源程序-12/24 hour digital clock design, including the top-level VHDL design and VHDL source code file
VHDL
- 数字时钟，实现24小时数码管显示，可以实现按键校时-Digital clock, 24 hours to achieve digital display, you can achieve the key school