搜索资源列表

  1. verilog_vga

    1下载:
  2. 用verilog HDL 语言写的在显示器上显示图案的源程序-with Verilog HDL language written on display in the pattern of the source
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:179789
    • 提供者:yhr
  1. verilog_vga

    0下载:
  2. 用verilog HDL 语言写的在显示器上显示图案的源程序-with Verilog HDL language written on display in the pattern of the source
  3. 所属分类:其他小程序

    • 发布日期:2024-06-04
    • 文件大小:179200
    • 提供者:yhr
  1. Verilog_VGA

    0下载:
  2. 程序实现的功能是在VGA显示器上显示彩色条纹,共8种颜色,可以使用嵌入式逻辑分析仪观测信号。-Procedures for the realization of the function is displayed on the monitor in the VGA color stripes, a total of eight kinds of colors, you can use the embedded logic analyze
  3. 所属分类:VHDL编程

    • 发布日期:2024-06-04
    • 文件大小:1127424
    • 提供者:chalin tong
  1. Verilog_VGA

    0下载:
  2. 一个是用Verilog的程序 还可以用 -One is to use Verilog procedures also can be used
  3. 所属分类:VHDL编程

    • 发布日期:2024-06-04
    • 文件大小:208896
    • 提供者:yang
  1. Verilog_VGA

    0下载:
  2. verilog_hdl语言的VGA控制程序代码-VGA control verilog_hdl language code
  3. 所属分类:图形图象

    • 发布日期:2024-06-04
    • 文件大小:55296
    • 提供者:link
  1. Verilog_VGA

    0下载:
  2. 一个vga控制的FPGA代码,学习的好东西。-A vga control FPGA code, learning good things.
  3. 所属分类:VHDL编程

    • 发布日期:2024-06-04
    • 文件大小:55296
    • 提供者:sdffer343
  1. verilog_vga

    0下载:
  2. 这个代码是verilog HDL 代码,实现在CRT显示器上面显示8种不同颜色的色条;-CRT display 8 different color bars verilog code
  3. 所属分类:VHDL编程

    • 发布日期:2024-06-04
    • 文件大小:199680
    • 提供者:bigchop ma
  1. Verilog_vga

    0下载:
  2. verilog语言写的vga代码,里面还有关于VGA设计的资料-vga code verilog language, there is also information on the design of VGA
  3. 所属分类:VHDL编程

    • 发布日期:2024-06-04
    • 文件大小:1677312
    • 提供者:张小强
  1. Verilog_VGA

    0下载:
  2. 编程 cpld 代码 lcd 显示 编程 cpld 代码 lcd 显示-编程 cpld 代码 lcd 显示编程 cpld 代码 lcd 显示编程 cpld 代码 lcd 显示
  3. 所属分类:VHDL编程

    • 发布日期:2024-06-04
    • 文件大小:221184
    • 提供者:用彩色
  1. verilog_vga

    0下载:
  2. 在quartus ii开发环境中实现了vga模块的控制功能,经测试,该模块能产生正确地时序,功能与预期功能一致。-In quartus ii development environment to achieve the vga module control functions have been tested, the module can generate correct timing, functionality consisten
  3. 所属分类:VHDL编程

    • 发布日期:2024-06-04
    • 文件大小:3877888
    • 提供者:zhu

源码中国 www.ymcn.org