搜索资源列表
protel123
- 原理图常见错误： （1）ERC报告管脚没有接入信号： a. 创建封装时给管脚定义了I/O属性； b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上； c. 创建元件时pin方向反向，必须非pin name端连线。 （2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。 （3）创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global。 （4）当使用自己创建的多部分组成的元件时，千万不要使用an
spiceII
- 这是一个根据网表建立矩阵的程序，这些矩阵可以用来解方程-This is a netlist based on the procedures established matrix, which can be used for matrix equation solution
CPLD
- This paper presents a low-power asynchronous implementation of the 80C51 microcontroller. It was realized in a 0.5 µ m CMOS process and it shows a power advantage of a factor 4 compared to a recent synchronous imple
iic_vhdl
- iic总线控制器VHDL实现 -- VHDL Source Files: i2c.vhd -- top level file i2c_control.vhd -- control function for the I2C master/slave shift.vhd -- shift register uc_interface.vhd -- uC interface function fo
VLSI中文版_上.zip
- 目 錄 1 目 錄 Unix基本指令 第一章 zzzzzzzzzzzz 1.1 本章教學大綱...................................................1-2 1.2 Unix的歷史......................................................1-2 1.3 Unix基本指令簡介..............................
spiceII
- 这是一个根据网表建立矩阵的程序，这些矩阵可以用来解方程-This is a netlist based on the procedures established matrix, which can be used for matrix equation solution
CPLD
- This paper presents a low-power asynchronous implementation of the 80C51 microcontroller. It was realized in a 0.5 µ m CMOS process and it shows a power advantage of a factor 4 compared to a recent synchronous imple
how_to_write_HSPICE_netlist
- 这是一本怎样去写hspice 网表的一个reference 特别是新手开始写 hspice 其实写熟了 会很快
iic_vhdl
- iic总线控制器VHDL实现 -- VHDL Source Files: i2c.vhd -- top level file i2c_control.vhd -- control function for the I2C master/slave shift.vhd -- shift register uc_interface.vhd -- uC interface function fo
ldpc_decoder_802_3an.tar
- 802.3an Ethernet 以太网络 LDPC Verilog 网表实现-802.3an Ethernet Ethernet LDPC Verilog netlist to achieve
ISCASbenchmark
- ISCAS的benchmark 含有原理图，VHDL、VerilogHDL网表，测试数据等。 27-channel interrupt controller-ISCAS the benchmark contains schematic, VHDL, VerilogHDL netlist test data. 27-channel interrupt controller
AgnPin_NetASC
- 用于Ｐａｓ ＰＣＢ网表倒入Ａｌｌｅｇｒｏ ＣＩＳ检查／通道分配的小工具。 文件生成ＶＢＳ，再在ＣＩＳ中导入执行。-For Pas PCB netlist into Allegro CIS Inspection/channel allocation gadget. File Generation VBS, and then import the implementation of the CIS.
stamp
- EDA程序： 将spice网表转化为用于计算电路各种参数所需要的相应稀疏矩阵。-EDA procedures: translate the spice netlist into the corresponding sparse matrix in order to calculate the various parameters of the circuit
matlab_to_vhdlfpga
- 本文提出了加快发展之路 从理论设计,通过Matlab / Simulink环境 在定点算法对其行为模拟的 在FPGA或定制实现硅片。这个了 实现了netlist移植的Simulink系统 描述成的硬件描述语言[VHDL]。在这个例子中,这个 Simulink-to-VHDL转换器被设计来使用 代码来描述结构VHDL系统互连, 允许简单的行为说明基本模块。 结果V
Schematic_DN9000K10PCIE4GL_503-0156-0004_rev01.zi
- Schematics of DINI Board rev 01 PCI4G with netlist seperated
DN9000K10PCIE4GL_customer_netlist
- netlist of DINI Board rev 02 PCI4G with netlist seperated-netlist of DINI Board rev 02 PCI4G with netlist seperated
netlist
- 从cadence icfb 产生netlist skill 语言-Netlist generated from the cadence icfb
layout-netlist
- LAYOUT NETLIST FOR TANNER PRO:SIMPLE CURRENT MIRROR
Via-Wizard-Netlist
- Via Wizard 网表实力，方便在HFSS中过孔建模-Via Wizard Netlist
a-behavioral-netlist
- 创建一个能够计算由给定技术库文件的行为网表文件指定的逻辑电路的关键路径的程序。-Creating a program capable of calculation the critical path for a logic circuit specified by a behavioral netlist file given a technology library file.