vhdl设计的简易数字钟，里面有报告的模板，设计思想，设计图，模块代码，简单易懂。

vhdl设计的简易数字钟，里面有报告的模板，设计思想，设计图，模块代码，简单易懂。-VHDL design of a simple digital clock, there are report templates, design ideas, design, module code, easy-to-read.