查看会员资料

用 户 名:lizhi*****

转帐 | 发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
    qq
  • 电话号码:
  • Homepage:
  • 会员简介:
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. clock

    1下载量:
  2. 用verilog实现的数字跑表,下载到FPGA开发板上验证通过。下载后从新分配引脚即可用。-Verilog implementation using digital stopwatch, download to FPGA development board to verify the adoption. After the download you can use the new distribution of pins.
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2025-07-19
    • 文件大小:492544

源码中国 www.ymcn.org