查看会员资料

用 户 名：臧*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. 1_2

    0下载量：
  2. 在Verilog HDL中，相对于组合逻辑电路，时序逻辑电路也有规定的表述方式。-Verilog

  3. 所属分类：微处理器(ARM/PowerPC等)

    • 发布日期：2025-06-02
    • 文件大小：1024

源码中国 www.ymcn.org