查看会员资料

用 户 名：l**

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. dds_ise7.1_su

    0下载量：
  2. 用Verilog语言实现信号发生器，包括AM，FM,PM，ASK,PSK,FSK调制。-using Verilog language signal generator, including AM, FM, PM, ASK, PSK, FSK modulation.

  3. 所属分类：其它资源

    • 发布日期：2008-10-13
    • 文件大小：5426

源码中国 www.ymcn.org