VHDL 程序实现的 ram4 是一个四输入，四输出的 ram模块，在lmp_ram_dp 的dual ram 基础上扩展而成 完成一次操作需要5个时钟周期-VHDL ram4 the program is a four input and four output ram module, lmp_ram_dp in the dual ram from the expansion on the basis of a complete operational needs five clock