查看会员资料
- Email：用户隐藏
- Icq/MSN：qq
- 电话号码：
- Homepage：
- 会员简介：这家伙很懒,什么都没留下!
最新会员发布资源
Design-of-LDPC-codes-on-FPGA
- 小论文《基于FPGA的（3,6）LDPC码并行译码器设计与实现》实现了码率为1/2，帧长为1008bits的规则（3,6）LDPC码译码器-Design and Implementation of Parallel Architectures Decoder for（3,6）LDPC Codes Based on FPGA code rate of 1/2 and block length of 1008 bits has been implemented based on FPGA(S