查看会员资料

用 户 名：x***

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. Verilog

    0下载量：
  2. 基于Verilog语言的循环式加法器的设计,是中国科技大学电子与科学系论文-Cycle adder design based on Verilog language, University of Science and Technology of China Electronic Science thesis

  3. 所属分类：软件工程

    • 发布日期：2025-06-01
    • 文件大小：507904

源码中国 www.ymcn.org