查看会员资料

用 户 名：张**

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. lab3controler-design-with-Verilog

    0下载量：
  2. 用veriloghdl 编写的控制器代码，modusim仿真通过，包括原理图和代码，以实验报告形式写出-Controller code, written in veriloghdl modusim simulation through, including the principle diagram and code, in the form of a lab report write

  3. 所属分类：软件工程

    • 发布日期：2025-06-13
    • 文件大小：29696

源码中国 www.ymcn.org