查看会员资料

用 户 名：崔**

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. half_clk

    0下载量：
  2. 此为用Verilog编写的1/2分频器，用以将信号的频率变为原来的2被-This is written using Verilog 1/2 frequency divider for the frequency of the signal into the original two were

  3. 所属分类：编译器/词法分析

    • 发布日期：2025-07-19
    • 文件大小：619520

源码中国 www.ymcn.org