查看会员资料
- Email:用户隐藏
- Icq/MSN:qq
- 电话号码:
- Homepage:
- 会员简介:这家伙很懒,什么都没留下!
最新会员发布资源
mimajianceqi
- 掌握时序电路的设计方法 掌握密码检测电路的设计完成密码检测电路的Verilog程序-module mimajianceqi(clock,reset,data1,data2,data3,data4,data5,data6,data7,data8,data_out) input clock,reset,data1,data2,data3,data4,data5,data6,data7,data8 output data_out reg data_out reg[15:0]