用Verilog HDL语言实现在FPGA上编码，在显示器上显示一个16*9的棋盘格，棋盘格可以移动的，每秒左移一个像素。-Implementation of coding in FPGA using Verilog HDL language, display chessboard a 16*9 on the display, checkerboard can move, the left one pixel per second.