查看会员资料

用 户 名：S***

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. Verilog_counters

    0下载量：
  2. 12-modulo counter in Verilog. Counts up and down, devides by 2, stops, resets. If <5 Y = 1 . Counter.v is behavioral, counter_b.v - gates level.-12-modulo counter in Verilog. Counts up and down, devides by 2, stops, resets. If <5 Y = 1 . Count

  3. 所属分类：mathematica

    • 发布日期：2025-06-21
    • 文件大小：1024

源码中国 www.ymcn.org